chx10_arch04_ILP_c4.pdfVIP

下载本文档

3
0
约5.47万字
约 13页
2016-02-25 发布于江西
举报
版权申诉

chx10_arch04_ILP_c4.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

chx10_arch04_ILP_c4.pdf

流水线的性能高等计算机高等计算机系系统结构统结构通过更加复杂的流水线和动态调度开发隐形（implicit 指令级并行性现代指令级并行技术乱序执行执行，同时保证： = 真数据相关(RAW) = 精确中断（第四讲）通过寄存器换名，消除WAR和WAW 冒险重排序缓冲器（Reorder buffer）保存尚未提交（committing）程旭但已完成的结果，以支持精确中断频繁出现的转移指令会产生控制冒险，从而限制性能的改进 2010 4 月19 日北京大学微处理器研究开发中心计算机系统结构研究所北京大学微处理器研究开发中心计算机系统结构研究所指令水线的总体结构控制导致的性能损失 In-order Out-of-order In-order Next fetch PC Fetch Decode Reorder Buffer Commit started Fetch I-cache Kill Kill 在许多现代处理器中，在下一PC计算和最终确定转移结果之间有 10 个以上