EDA 1,2,3章概述.ppt

EDA技术 1. EDA技术是一门涉及多学科的综合性技术，内容广泛，本课程主要学习应用各种EDA工具进行数字系统设计的方法； 2. 本课程学习的设计方法主要是用软件进行硬件的设计与仿真，与数字电路中学习的方法有本质不同，但为了更好的掌握VHDL设计方法，必须要熟悉和掌握数字电路各方面硬件电路的知识； 3. EDA的主要电路描述方法是VHDL语言，它是一种并行语言，是与硬件电路紧密联系的语言，是不同于传统的软件编程语言的； 4. 在VHDL程序设计中，除了考虑通过编程实现指定逻辑功能外，还要对这一程序可能耗费的硬件资源有一明确的估计； 5. 学习过程中，要善于总结经验，尽可能地了解软件语句与硬件结构间的联系，在实践过程中，提高通过驾御软件语句来控制硬件构成的能力。 第一章 EDA概述 1. 关于EDA技术 2. 传统硬件设计方法 3. 利用VHDL语言的硬件电路设计方法 4. 利用VHDL语言设计硬件电路的优点 1. 关于EDA技术 1. EDA技术的含义 以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机为设计工具，在EDA软件平台上完成设计文件的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。 2. EDA技术的发展历程 ?20世纪70年代的CAD阶段 ?20世纪80年代的计算机辅助工程设计CAE阶段 ?20世纪90年代电子系统设计自动化EDA阶段 1. 关于EDA技术 ?软件开发工具 ?硬件电路 1. 关于EDA技术 1. 关于EDA技术 1. 关于EDA技术 EDA概述 ? 1. 关于EDA技术 2. 传统硬件设计方法 3. 利用VHDL语言的硬件电路设计方法 4. 利用VHDL语言设计硬件电路的优点 2. 传统硬件设计方法 主要特征： 1. 采用自下自上(Bottom Up)的设计方法 【例】 ：设计一个六进制计数器。 解：⑴选择逻辑器件。 ⑵进行电路设计。 2. 传统硬件设计方法 驱动方程为： 2. 传统硬件设计方法 六进制约翰逊计数器电原理图 而如果我们采用VHDL描述 输入:CLK 作为计数时钟 输出:COUT 作为输出信号( 2 DOWNTO 0) 信号量:cn (2 DOWNTO 0) IF ( CLK’EVENT AND CLK=‘1’)THEN IF (cn =5) THEN cn =“000”; ELSE cn = cn+1; END IF; END IF; COUT =cn; 2. 传统硬件设计方法 主要特征： 1. 采用自下自上(Bottom Up)的设计方法 EDA概述 ? 1. 关于EDA技术 ? 2. 传统硬件设计方法 3. 利用VHDL语言的硬件电路设计方法 4. 利用VHDL语言设计硬件电路的优点 3. 利用VHDL语言的硬件电路设计方法 ?什么是硬件描述语言？ 就是可以描述硬件电路的功能、信号连接关系以及定时关系的语言。它能比电原理图更有效地表示硬件电路的特性。 3. 利用VHDL语言的硬件电路设计方法 ? VHDL语言只是硬件描述语言家族中的一员 硬件描述语言有数十种之多，常用的有VHDL、Verilog HDL、ABEL_HDL。 ?三种语言的对比： ?逻辑描述层次（分三个层次，即行为级、RTL级、门级描述） VHDL语言是一种高级描述语言，适用于行为级和RTL级的描述； Verilog语言和ABEL语言是一种较低级的描述语言，适用于RTL级和门电路级的描述； ?设计要求 VHDL进行电子系统设计时可以不了解电路的结构细节，设计者所做的工作较少； Verilog和ABEL语言进行电子系统设计时必须了解电路的结构细节，设计者所做的工作较多； ?综合过程 VHDL语言源程序综合过程较复杂，几乎不能直接控制门电路的生成；而Verilog和ABEL语言源程序综合过程较简单，易于控制电路资源； 3. 利用VHDL语言的硬件电路设计方法 ?对综合器的要求 VHDL描述语言层次较高，不易控制底层电路，因而对综合器的性能要求较高，Verilog和ABEL语言对综合器的性能要求较低。 ?支持的EDA工具 支持VHDL和Verilog的EDA工具较多，但支持ABEL的综合器仅DATAIO一家。 ?国际化程度 VHDL和Veri