低功耗嵌入式微理器的vlsi设计研究.pdf

摘要 低功耗嵌入式微处理器的 VLSI设计研究 摘要 随着集成电路制造技术的发展，芯片的速度和集成度不断提高，功耗密度 显著增大，同时为了延长手持设备中电池的使用时间、降低芯片的封装及散热 成本，必须在芯片设计时特别考虑功耗因素。嵌入式微处理器是SoC系统最核 心的部分，它代表了数字集成电路设计的最高水平之一。因此低功耗嵌入式微 处理器设计已成为集成电路设计一个重要的研究方向。 本文在分析集成电路功耗构成的基础上，研究了常用低功耗设计方法，提 出了本论文所使用的低功耗设计流程：通过常用指令集的比较，本文选择了优 化的指令集，并设计了该32位嵌入式微处理器；在此基础上，重点研究了嵌入 式微处理器的低功耗设计方法，包括系统级和结构级的低功耗设计；最后，本 文给出了微处理器的验证以及实现结果。 本论文的主要工作包括： 1．采用自顶向下的方法设计了32位嵌入式微处理器SRISC，该微处理器 与MIPS32，4Kec在指令及接口时序上完全兼容，该微处理器已通过 FPGA验证并流片。 2．由于在越高层次上采用低功耗设计技术，电路功耗可降低的比例越 大，因此本文研究了基于SRISC的系统级低功耗设计技术一动态功耗 器，可实现SRISC的动态变频；还设计了功耗管理单元，实现多功耗 模式管理，保证了能量的有效利用。 3．在结构级，本文重点研究了运算单元、控制以及存储单元的低功耗设 计。其中运算单元包括加法器、乘法器、除法器等，控制及存储单元 包括操作数分离、指令译码电路以及Cache等，在分析这些单元常用 实现结构以及最新设计技术的基础上，分别对这些单元进行了结构的 优化选择或者提出了改进方案。 4．微处理器的功能验证至关重要，本文对SRISC的验证采用了“两步 走”策略：首先为基于参考模型的验证方法，设计了sRISC核的参考 模型，并基于testcase自动生成测试向量，对微处理器核进行验证；其 V 摘要 次为基于应用程序的验证方法，应用程序包括benchmark、OS等，这 主要验证了Cache以及访存接口的正确性。 器、Wishbone总线、内存控制器以及计时器、中断控制器等外设；该 系统基于FPGA实现，可直接对SRISC进行硬件验证，也可对SRISC 芯片样片进行测试；并且在uCRISC上移植了嵌入式操作系统uC／OS． II，这大大方便了今后的进一步开发。 在开展上述工作的同时，本文进行了积极的研究和探索，取得了一定的创 新，可概括如下： 1．SRISC中采用了改进的动态功耗管理技术，通过采用高性能的PLL， 增大了可变频率数，保证了能量的更有效利用；通过查询方式控制多 模式切换，与传统的固定时间切换相比，切换效率更高，且控制更加 灵活。 2．本文提出了动态操作数交变乘法器，它充分利用乘法器操作数时间、 空间上的相关性，通过操作数的交换、变形等操作，减少操作数翻 转，进而降低乘法器的功耗。 3．在分析已有除法器结构的基础上，提出了双比特除法器，极大地提高 了除法器的效率，在保持运算能力相当的前提下，其功耗亦显著降 低。 4．提出了操作数分离功耗评估方法，该方法原理简单，方便易行，实验 结果表明，可有效指导在设计中采用操作数分离技术。 5． 篆略以及Tag比较跳过技术，在保证Cache性能的前提下，有效降低 了Cache功耗。 本文各种技术的研究均给出了实验结果以及分析比较，因此为今后进一步 开展低功耗微处理器研究提供了基础。 关键词：超大规模集成电路、低功耗设计、嵌入式微处理器、指令集、流水 线、内存管理单元、动态功耗管理技术