扩频系统中卷积编码Verilog设计仿真.doc

全部作者： 王莹 第1作者单位： 北京邮电大学 电信工程学院 数字通信与宽带信息网络实验室 论文摘要： 为了改善数字通信系统的传输质量，提高数字通信系统传输的可靠性引入了信道编码，由于卷积编码的优良性能使其在通信系统中得到广泛地应用。通过硬件描述语言Verilog HDL可以在QuartusII上建立卷积编码的仿真模型。 关键词： 卷积编码，仿真，Verilog HDL，QuartusII 浏览全文 发表日期： 2008年03月17日 同行评议： （暂时没有） 综合评价： （暂时没有） 修改稿： 1.绪论 1.1研究背景 网络被认为是互联网发展的第三阶段。网络的设计和实施能够带来切身实际的利益，城域网、企业网、局域网、家庭网和个人网络都是网络发展的体现。网络发明的初衷并不仅仅是表现在它的规模上，而是互联互通，资源共享，消除资源访问的壁垒，让生活更加方便、快捷、高效。随着网络技术的发展，网络在应用方面也体现出了很大的潜力，能够共享和调度成千上万的计算设备协同并发工作，能汇聚数百万计的信息资源加以归类、分析和发布，还可以让世界每一个角落的人们实时沟通交流。在现代高速发展的社会里，企业与企业之间的联系日益密切，大量的、复杂的信息交流显得由为重要。随着电子科技的高速发展，那些如何复杂大量的信息，通过网络技术帮助下，就可以轻而易举的从某一地方传送到另一地方，而且简单、快速、准确，给人们