2014第4章AT89S51的并行IO端口的结构及工作原理要点.pptVIP

AT89S51片内并行端口的原理及编程 概述 可以将“0”与“1”转换为电压信号的端口 单片机中最常用的TTL电平：0V代表“0”，+5V代表“1” AT89S51单片机有4个8位I/O口：P0,P1,P2,P3 为什么要使用拉电阻 数字电路有三种状态：高电平、低电平和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定 。 为加大输出引脚的驱动能力 。上拉电阻是用来解决总线驱动能力不足时提供电流的，一般说法是拉电流。下拉电阻是用来吸收电流的。 在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。 芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰 。 上拉/下拉电阻阻值的选择原则 从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 对于高速电路，过大的上拉/下拉电阻可能边沿变平缓。综合考虑 关于开漏输出 开路电路中提到的“漏”就是指MOSFET的漏级。 MOSFET即金属-氧化层-半导体-场效晶体管 ： Metal-Oxi