EDA设计仿真与硬件描述语言课件6时序逻辑描述与实现.pptVIP

EDA设计仿真与硬件描述语言 张德学 2010年6月1日 前堂回顾 基于FPGA开发的基本流程 QuartusII工具流程基本概念（综合、管脚分配） 开发板介绍 Usb-blaster编程介绍 实例演示 //以组合逻辑为例，先将FPGA流程实验了一遍，随后的课程边学习边实验 //实验情况？ 不动手 === 0 实验室全天开放 第五章 时序逻辑描述与实现 由基本门构建时序逻辑 同步电路概念 数字电路中基本部件描述举例 演示 1. 由基本门构建时序逻辑 组合电路定义？ 组合电路： 电路的输出仅是当前输入的函数，与先前值无关。 怎样与先前值有关？ 反馈 最简单的方式：反馈！ 奇数个反相器连接，结果？ 偶数个反相器连接，结果？ //Lab_inv_loop //简介脚本方式 vsim –do sim.do 奇数个反相器连接： 震荡，可以作为频率源 偶数个反相器连接： 两个稳定状态 时序电路 Cross-coupled 两个稳定状态 (a)与(b)实际一样，仅画法不同 两个稳定状态，但没有控制 // 需要仿真时赋初值 SR Latch NOR门 Cross-coupled //Lab_SR_Latch 缺点： R=1,S=1时表现怪异 D Latch SR Latch基础上改进，避免R、S同时为1 Lab_D_Latch //层次化设计 Latch缺点 在CLK