基于单片机的简易数字电压表的设计()要点.docVIP

目 录 图1 数字电压表系统硬件设计框图 3 硬件电路设计 描述 PCF8591是一个单片集成、单独供电、低功耗、8-bit CMOS数据获取器件。PCF8591具有4个模拟输入、1个模拟输出和1个串行I2C总线接口。PCF8591的3个地址引脚A0, A1和A2可用于硬件地址编程，允许在同个I2C总线上接入8个PCF8591器件，而无需额外的硬件。在PCF8591器件上输入输出的地址、控制和数据信号都是通过双线双向I2C总线以串行的方式进行传输。 PCF8591的功能包括多路模拟输入、内置跟踪保持、8-bit模数转换和8-bit数模转换。PCF8591的最大转化速率由I2C总线的最大速率决定。 1.单独供电 2.PCF8591的操作电压范围2.5V-6V 3.低待机电流 4.通过I2C总线串行输入/输出 5.PCF8591通过3个硬件地址引脚寻址 6.PCF8591的采样率由I2C总线速率决定 7.4个模拟输入可编程为单端型或差分输入 自动增量频道选择 9.PCF8591的模拟电压范围从VSS到VDD 10.PCF8591内置跟踪保持电路 11.8-bit逐次逼近A/D转换器 12.通过1路模拟输出实现DAC增益 图3 PCF8591引脚图 下面说明各个引脚功能: AIN0～AIN3：模拟信号输入端。 A0～A2：引脚地址端。 VDD、VSS：电源端。 （2.5～6V） SDA、SCL：I2C 总线的数据线、 时钟线。 OSC：外部时钟输入端，内部时钟 输出端。 EXT：内部、外部时钟选择线，使 用内部时钟时 EXT 接地。 AGND：模拟信号地。 AOUT：D/A 转换输出端。 VREF：基准电源端。 3.1.5 PCF8591的提供以下标准功能：4KB的Flash闪速存储器，128B内部RAM，32个I/O口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内震荡器及时钟电路，同时，可降至0Hz静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作，掉电方式保存RAM中的内容，但震荡器停止工作并禁止其他所有工作直到下一个硬件复位。采用PDIP封装形式，引脚配置如图5所示[7]。 图5 STC90C51的引脚图 AT89C51芯片的各引脚功能为： P0口：这组引脚共有8条，P0.0为最低位。这8个引脚有两种不同的功能，分别适用于不同的情况，第一种情况是89C51不带外存储器，P0口可以为通用I/O口使用，P0.0-P0.7用于传送CPU的输入/输出数据，这时输出数据可以得到锁存，不需要外接专用锁存器，输入数据可以得到缓冲，增加了数据输入的可靠性；第二种情况是89C51带片外存储器，P0.0-P0.7在CPU访问片外存储器时先传送片外存储器的低8位地址，然后传送CPU对片外存储器的读/写数据。P0口为开漏输出，在作为通用I/O使用时，需要在外部用电阻上拉。 P1口：这8个引脚和P0口的8个引脚类似，P1.7为最高位，P1.0为最低位，当P1口作为通用I/O口使用时，P1.0-P1.7的功能和P0口的第一功能相同，也用于传送用户的输入和输出数据。 P2口：这组引脚的第一功能与上述两组引脚的第一功能相同即它可以作为通用I/O口使用，它的第一功能和P0口引脚的第二功能相配合，用于输出片外存储器的高8位地址，共同选中片外存储器单元，但并不是像P0口那样传送存储器的读/写数据。 P3口：这组引脚的第一功能和其余三个端口的第一功能相同，第二功能为控制功能，每个引脚并不完全相同，如下表2所示： 表2 P3口各位的第二功能 Vcc为+5V电源线，Vss接地。 ALE：地址锁存允许线，配合P0口的第二功能使用，在访问外部存储器时，89C51的CPU在P0.0-P0.7引脚线去传送随后而来的片外存储器读/写数据。在不访问片外存储器时，89C51自动在ALE线上输出频率为1/6震荡器频率的脉冲序列。该脉冲序列可以作为外部时钟源或定时脉冲使用。 /EA:片外存储器访问选择线，可以控制89C51使用片内ROM或使用片外ROM, 若/EA=1，则允许使用片内ROM, 若/EA=0，则只使用片外ROM。 /PSEN：片外ROM的选通线，在访问片外ROM时，89C51自动在/PSEN线上产生一个负脉冲，作为片外ROM芯片的读选通信号。 RST：复位线，可以使89C51处于复位(即初始化)工作状态。通常89C51复位有自动上电复位和人工按键复位两种。 XTAL1和XT