基于CPLD的数字频率计的设计详解.docVIP

滨江学院 毕业论文 题 目 基于CPLD的数字频率计的设计 院 系 专 业 学生姓名 学 号 指导教师 职 称 二〇一四年五月二十日 目 录 1 绪论 1 2 测量原理和性能指标 2 2.1测量原理 2 2.2 系统设计指标 3 3 硬件电路设计 3 3.1 系统顶层电路设计 3 3.2单片机主控模块 4 3.2.1 AT89C51单片机性能 4 3.3外围电路设计 6 3.3.1键盘接口电路 6 3.3.2显示电路单片机控制电路 7 3.3.3电源模块 8 3.3.4其他电路图 9 3.4.测频模块的工作原理与设计 9 3.4.1 CPLD的结构与功能介绍 9 3.4.2 CPLD测频专用模块逻辑设计 10 4 软件设计 14 4.1 CPLD模块的设计 14 4.1.1程序设计步骤: 14 4.1.2 CPLD模块的顶层设计 15 4.2 单片机的汇编语言编程 15 5 实验测试及误差分析 17 5.1实验测试的方法 17 5.2系统的硬件验证 17 结 论 18 参考文献 19 致 谢 20 基于CPLD的数字频率计的设计 陆秀东 南京信息工程大学滨江学院 南京 210044 摘 要：本文所研究的是基于CPLD的数字频率计数器，在本次研究中，综合运用了CPLD技术与单片机技术，整个设计过程中单片机完成了控制测试流程、处理输入与输出的数据和利用显示器输出测试数据方面的功能，CPLD完成了频率计在频率、周期、脉宽和占空比方面的测量计数功能。单片机运用的是AT89C51单片机，CPLD软件编程时运用了VHDL语言进行程序设计。本次研究的仿真与验证环节主要利用了GW48-CK EDA系统。本次设计实现了对于被测信号的测量与计数，可以通过测量结果计算得出所需的各个数据。 关键词: 频率计，EDA技术，CPLD，单片机 The design of digital frequency meter based on CPLD Luxiudong NUIST，Nanjing 210044，China Studied in this paper is based on CPLD digital frequency counter, in this study, the integrated use of technology CPLD and microcontroller technology, the entire design process control MCU to complete the testing process, data processing and utilization of input and output display output test data functional aspects, CPLD finished frequency meter frequency, period, pulse width and duty cycle counting function measurement areas. SCM AT89C51 microcontroller is utilized, CPLD software programming using the VHDL language programming. The study of simulation and verification aspects of the main advantage of the GW48-CK EDA systems. The design and implementation of the various data and digital techniques for the measurement of the signal can be calculated by measuring the desired results. Keywords: Frequency meter, EDA technology ,CPLD, Single chip computer 1 绪论 在21世纪这个科技飞速发展的时代，现代科学技术越来越先进，人们对于电子通信技术的要求也越来越高，尤其是在测频技术方面，测频计数技术一直在电子通信技术中发挥着重要的作用。而所采用的测频方法也从一开始的测周法与测频法发展到现在的等精度测量法，这一技术进一步消除了运用传统的方法会导致的测试精度与被测频率相关，即被测频率降低，测试精度也会随之降低的缺点。对于等