第0章的 门电路和组合逻辑电路.pptVIP

2.七段显示译码器 真值表 真 值 表 输 入 A 0 输 出 a b c d e f g 显示 字形 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 表达式： 逻辑电路图 74LS48 有四个输入端A0，A1，A2，A3和七个输出端a，b，c，d，e，f，g，后者接七段数码管。 七段显示译码器74LS48与数码管的连接 10.8 数据选择器 在地址信号控制下，从多路输入信息中选择其中的某一路信息作为输出的电路称为数据选择器。 1）四选一数据选择器原理框图 2）四选一数据选择器真值表 D0、D1、D2、D3为输入数据， A1、A0为地址变量，由地址码决定从４路输入中选择哪１路输出。 输入 输出 E A 0 D3 D2 D1 D0 Y 1 × × × × × × 0 0 0 0 D3～D0 D0 0 0 1 D3～D0 D1 0 1 0 D3～D0 D2 0 1 1 D3～D0 D3 3）表达式 4）逻辑电路图 本章小结 1.逻辑代数是分析和设计数字电路的重要工具。利用逻辑代数，可以把实际逻辑问题抽象为逻辑函数来描述，并且可以用逻辑运算的方法，解决逻辑电路的分析和设计问题。 2.与、或、非是三种基本的逻辑关系，也是三种基本的逻辑运算。与非、或非、与或非、异或、同或则是由与、或、非三种基本逻辑运算复合而成的五种常用逻辑运算。逻辑代数的公式和定理是推演、变换及化简逻辑函数的依据。 3.逻辑函数的化简有公式法和图形法等。 4.组合电路的特点是在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。常用的组合逻辑电路有编码器、译码器、数据选择器、加法器等。 * 卡诺图的构成：将逻辑函数真值表中的最小项重新排列成矩阵形式，并且使矩阵的横方向和纵方向的逻辑变量的取值按照格雷码的顺序排列，这样构成的图形就是卡诺图。 a．二变量卡诺图，每个两变量的最小项有2个最小项与它相邻； b．三变量卡诺图，每个三变量的最小项有3个最小项与它相邻； c．四变量卡诺图，每个四变量的最小项有4个最小项与它相邻，最左列的最小项与最右列的相应最小项也是相邻的，最上面一行的最小项与最下面一行的相应最小项也是相邻的，对角的两个最小项也是相邻的。 2）用卡诺图表示逻辑函数 （1）逻辑函数的标准与-或式（最小项表达式） （2）用卡诺图表示逻辑函数 【例10-3】 试填出 的卡诺图。 解：直接观察法填卡诺图，分别填每一个与项。如图10-17所示。 项对应的最小项方格是 （00）一行和 （00，01） 项是 （00，01）两行和CD（11）一列相交对应的方格中填1； 项是在 （10）一行中填满四个1； 项是在A（11，10）两行和C（11，10）两列相交的四个格中填1。 两列相交对应的方格中填1； 3）用卡诺图化简逻辑函数（图形化简法） （1）卡诺图的性质 ①2个（21个）相邻方格的最小项可以合并为一项。 ②4个（22个）相邻且排成一个矩形组的最小项可以合并为一项。 ③8个（23个）相邻且排成一个矩形组的最小项可以合并为一项。 （2）用卡诺图化简逻辑函数表达式的步骤和规则 ①画出逻辑函数的卡诺图 ②合并卡诺图中的相邻最小项 ·新画的包围圈中必须有未被圈过1的方格，否则该包围圈是多余的。 ·包围圈的个数尽量少，这样逻辑函数的与项就少。 ·画包围圈时应遵从由少到多的顺序圈。 ·包围圈尽量大，这样消去的变量就多，与门输入端的数目就少。 ③将合并化简后的各与项逻辑加，便为所求逻辑函数最简与-或式。 【例10-4】 用图形法求下式的最简与或表达式。 解： 4）含有无关项的逻辑函数的化简 （1）逻辑函数中的无关项 与所讨论的逻辑问题没有关系的变量取值组合所对应的最小项。 （2）利用无关项化简逻辑函数 【例10-5】 判断一位十进制数是否为偶数。 解：输入变量A，B