2门电路解析.ppt

第 2 章　门电路 2.1 概 述 一、门电路（Gate Circuit）及其分类 几种数字集成电路 二、高电平和低电平的含义 获得高、低电平的基本开关电路 2.3 分立元件门电路 2.2.1 二极管的开关特性 二极管的开关等效电路： 2.2.2 二极管与门 2.2.3 二极管或门 二极管构成的门电路的缺点 电平有偏移 带负载能力差 只用于IC内部电路 2.2.3 三极管的开关作用及其条件 2.3　TTL 集成逻辑门电路 2.3.1 TTL反相器的工作原理 2.3.2 TTL反相器的外特性及主要参数 二、TTL反相器的输入特性和输出特性 指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。 不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。 NOL：输出低电平时允许带同类门电路的个数。 NOH：输出高电平时允许带同类门电路的个数。 扇出系数为NOL和NOH中较小者。 2.3.3 其他类型的 TTL 门电路 2.4　CMOS 集成逻辑门电路 2.4.1 MOS管的开关特性 一、MOS管的结构 以N沟道增强型为例： 二、输入特性和输出特性 漏极特性曲线（分三个区域） 截止区 恒流区 可变电阻区 漏极特性曲线（分三个区域） 截止区：VGSVGS(th)，iD = 0, ROFF 109Ω 漏极特性曲线（分三个区域） 恒流区：iD 基本由VGS决定，与VDS 关系不大 漏极特性曲线（分三个区域） 可变电阻区：当VDS 较低（近似为0）， VGS 一定时， 这个电阻受VGS 控制、可变。 三、MOS管的基本开关电路 四、等效电路 2.4.2 CMOS反相器 二、电压、电流传输特性 三、输入噪声容限 结论：可以通过提高VDD来提高噪声容限 2.4.3 CMOS 反相器的静态输入和输出特性 一、输入特性 二、输出特性 二、输出特性 2.4.4 CMOS反相器的动态特性 一、传输延迟时间 2.4.6 CMOS集成电路应用要点 2.5 集成逻辑门电路的应用 一、CMOS 门电路比之 TTL 的主要特点 二、集成逻辑门电路的选用 三、集成逻辑门电路应用举例 Y A B uO uI VDD1 漏极开路的CMOS与非门电路 二、漏极开路门 简称 OD 门 与 OC 门相似，常用作驱动器、电平转换器和实现线与等。 Y = AB 构成与门 构成输出端开路的非门 需外接上拉电阻 RD C、C 为互补控制信号 由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 三、CMOS 传输门 工作原理 MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。 uO uI uI uO 当 C = 0V，uI = 0 ~ VDD 时，VN、 VP 均截止，输出与输入之间呈现高 电阻，相当于开关断开。 uI 不能传输到输出端，称传输门关闭。 C C 当 C = VDD，uI = 0 ~ VDD 时，VN、 VP 中至少有一管导通，输出与输入 之间呈现低电阻，相当于开关闭合。 uO = uI，称传输门开通。 C = 1，C = 0 时，传输门开通，uO = uI； C = 0，C = 1 时，传输门关闭，信号不能传输。 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 传输门是一个理想的双向开关， 可传输模拟信号，也可传输数字信号。 TG uI/uO uO/uI C C 传输门逻辑符号 TG 即 Transmission Gate 的缩写 三、CMOS 传输门 四、 双向模拟开关 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。 五、CMOS 三态门 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 工作原理 0 0 1 导通 导通 Y=A 1 1 0 截止 截止 Z EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。 因此构成使能端低电平有效的三态门。 EN = 0 时，VP2 和 VN2 导通，呈现低电阻，不影