微型计算机第五章要点.ppt

存储器的层次结构 微机拥有不同类型的存储部件 由上至下容量越来越大，但速度越来越慢 两大类——内存、外存 内存——存放当前运行的程序和数据。 特点：快，容量小，随机存取，CPU可直接访问。 通常由半导体存储器构成 RAM、ROM 外存——存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘 半导体存储器 由能够表示二进制数“0”和“1”的、具有记忆功能的一些半导体器件组成。如触发器、MOS管的栅极电容等。 能存放一位二进制数的器件称为一个存储元。 若干存储元构成一个存储单元，通常由8个存储元构成。 内存储器的分类 内存储器 随机存取存储器（RAM） RAM 只读存储器（ROM） 只读存储器 存储器的主要技术指标 存储容量：存储单元个数M×每单元位数N 存取时间：从启动读(写)操作到操作完成的时间 存取周期：两次独立的存储器操作所需间隔的最小时间 平均故障间隔时间MTBF（可靠性） 功耗：动态功耗、静态功耗 5.2 随机存取存储器 要求掌握： SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术 一、静态存储器SRAM 特点： 用双稳态触发器存储信息。 速度快（5ns），不需刷新，外围电路比较简单，但集成度低（存储容量小，约1Mbit/片），功耗大。 在PC机中，SRAM被广泛地用作高速缓冲存储器Cache。 对容量为M*N的SRAM芯片，其地址线数=㏒2M；数据线数=N。反之，若SRAM芯片的地址线数为K，则可以推断其单元数为2K个。 典型SRAM芯片 CMOS SRAM芯片6264（8K*8）： 主要引脚功能 工作时序 与系统的连接使用 SRAM 6264芯片 6264逻辑符号： 6264芯片的主要引线 地址线：A0～A12 13根地址信号输入引脚，决定该芯片有8K个存 储单元 数据线：D0～ D7 8根双向数据输入／输出信号引脚 输出允许信号：OE 输出允许信号，当OE=0时，CPU才能够从芯片 中读数据 写允许信号：WE 读／写控制信号输入引脚 选片信号：CS1、CS2 当CS1=0且CS2=1时，该片子被选中 6264芯片与系统的连接 译码电路 将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。 译码方法主要分为：基本逻辑门电路构成译码器和专用译码器进行译码。 译码方式有全地址译码和部分地址译码两种。 全地址译码 用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。 全地址译码例 6264芯片的地址范围：F0000H~F1FFFH 111100000……00 ~ 111100011……11 部分地址译码 用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。 下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。 部分地址译码例 同一物理存储器占用两组地址： F0000H~F1FFFH B0000H~B1FFFH A18不参与译码 应用举例 将SRAM 6264芯片与系统连接，使其地址范围为：38000H~39FFFH和78000H~79FFFH。 选择使用74LS138译码器构成译码电路 应用举例(续): 全地址与部分地址译码的区别： 全地址译码所有的高位作为译码器的输入，低 位地址接存储芯片的地址输入线使得存储器芯片上 的每一个单元在整个内存空间中具有唯一的一个地 址。 部分译码破坏地址空间的连续性，产生地址重 复区的译码，重叠区部分必须空着不使用。 线选译码仅用一个高位地址线进行片选的连接 方法，一般在系统中使用1—2个存储芯片时考虑。 二、动态随机存储器DRAM 特点： DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为动态刷新），所以动态RAM需要设置刷新电路，相应外围电路就较为复杂。 刷新定时间隔一般为几微秒～几毫秒 DRAM的特点是集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。 DRAM在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都