静态时序分析与设计验证讲解.pptVIP

静态时序分析与设计验证 主 题 静态时序分析基础 静态时序分析 Altera FPGA时序的基本概念 用Quatus II进行时序分析并查看时序分析报告 在Quatus II中进行时序约束 主 题 设计验证 验证概念和意义 Testbench的概念 用Quatus II的仿真工具进行仿真 其他仿真工具  静态时序分析基础 时序分析概念 时序分析的目的 对设计进行时序的检查与分析 为何要进行时序分析？ 器件本身固有延时 互连线的延时 时序分析的类型 静态时序分析– Static Timing Analysis 套用特定的时序模型，针对特定电路分析其是否违反设计者给定的时序限制。STA是一种穷尽分析方法,用以衡量电路性能。它提取整个电路的所有时序路径,通过计算信号沿在路径上的延迟传播找出违背时序约束的错误,主要是检查建立时间和保持时间是否满足要求,而它们又分别通过对最大路径延迟和最小路径延迟的分析得到。静态时序分析的方法不依赖于激励,且可以穷尽所有路径,运行速度很快,占用内存很少 动态时序分析– Dynamic Timing Analysis 主要指的是门级仿真，这种方法主要应用在异步逻辑、多周期路径、错误路径的验证, 根据输入信号的向量进行动态的时序验证， 静态时序分析 衡量电路性能的分析技术 对所有的时序路径进