《第1章 引言(二零一六年荐版)》.pdfVIP

VHDL及设计实践 任课教师： 王东 联系地点：九教北619室（信息所） 电 话 E - mail: wangdong@ 1 本课程安排： 学时：32学时 （课堂教学22学时，上 机实验10学时 ） 教学目的：  了解数字集成电路的结构特点 掌握数字集成系统的基本设计方法 掌握VHDL的基本语法和主要编程要点  了解数字系统设计EDA工具使用方法 2 实验课要求  掌握Modelsim仿真工具  掌握常用数字电路的设计和验证方法。  综合实验室预约管理系统（上机、教案、 教学日历）： 3 考核方式 平时考勤、作业与上机 30% 考试试卷 70%  作业与实验报告都教务处课程平台上在 线完成（教务处-学生登录-课程平台）  作业命名规范：学号_姓名_第X章作业  实验报告命名规范：学号_姓名_第X次实 验报告  5次缺勤或作业不交取消考试资格 4 教材及参考资料 教材： 《VHDL数字电路设计教程》，Volnei A. Pedroni著，乔庐 峰等译，电子工业出版社 参考资料： 1、Altera FPGA/CPLD设计（基础篇），王诚等著，人民 邮电出版社。 2 、Altera FPGA/CPLD设计（高级篇），王诚等著，人民 邮电出版社。 3、 《FPGA/VHDL快速工程实践入门与提高》，杨恒、卢 飞成编著，北京航空航天大学出版社。 网站： 2 、/ 5 相关网址（资料、例程）： / 后续课程： 硬件综合实践(A) 、软硬件协 同设计等 6 预备知识  数字集成电路的结构特点、发展、设计 特点、设计流程  电子系统设计的自动化过程 EDA技术概述  数字集成电路的设计工具 视频：一个CPU的诞生过程= 7 数字集成电路的结构特点（CMOS 电路） 基本单元： MOS晶体管 晶体管的典型尺度参数为：沟道宽度W 、沟道长度L，面积； 在晶体管层次中，减小线宽L是提高集成度的最重要手段，(生产工艺0.25um，0.18um等) 同时L 的减小也会使电阻和电容减小，从而减小电路时间常数，使电路速度提高，功耗减小。 厂家、工艺的不同，导致参数如延时、面积与功耗的不同；晶体管的电学模型，厂家的工艺 库，后端设计的依据。 8 基本逻辑门： （a ）反相门 （b ）与非门、或非门