第7章 VHDL有限状态机设计分析.pptVIP

下载本文档

14
0
约 73页
2016-03-26 发布于湖北
举报
版权申诉

第7章 VHDL有限状态机设计分析.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA技术实用教程第7章 VHDL有限状态机设计 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.5 状态编码 7.6 安全状态机设计 7.6 安全状态机设计 7.6 安全状态机设计 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺习题习题实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计实验与设计 7-4 五功能智能逻辑笔设计（1）实验目的：（2）实验原理： 7-4 五功能智能逻辑笔设计（1）实验目的：（2）实验原理：示例文件：/KX_7C5EE+/EXPERIMENTs/EXP14_LOGIC_PEN/ （3）实验内容： 7-5 比较器加DAC器件实现ADC转换功能电路设计（1）实验原理：（2）实验内容1：（3）实验内容2： 7-6 通用异步收发器UART设计 (1) 实验目的： (2) 实验内容1： (3) 实验内容2： (4) 实验内容3：另一UART演示示例：/KX_7C5EE+/DEMOs/EXPL14_RS232_PIANO。 7-7 点阵型与字符型液晶显示器驱动控制电路设计（1）实验目的：（2）实验原理：（3）实验任务1：（4）实验任务2：以上2类基于5E+系统的LCD的演示示例是： /KX_7C5EE/DEMOs//EXPL18_PS2_64X128LCD/；或/EXPERIMENTs/EXP20_8051_LCD128X64/；或/EXPERIMENTs/EXP17_KX8051_GPS_FTEST/。 7-8 串行ADC/DAC采样或信号输出控制电路设计通过网络查阅一些常用串行ADC器件，包括它们的工作性能、使用方法、时序特点。设计出对应的电路，然后用状态机对其控制，最后比较用状态机和CPU的优缺点。串行ADC/DAC资料查阅文件夹：“PDF实验设计文件”。基于5E+的示例：/KX_7C5EE+/EXPERIMENTs/EXP40_SADC_SDAC/。 TLV5637和TLV5618A都是双通道DAC，比较适合于实现之前的提出的几个需要双通道DAC输出的实验，如基于DDS的移相信号发生器，里萨如图信号发生器，存储示波器等。 7.5.1 直接输出型编码 7.5.1 直接输出型编码 7.5.1 直接输出型编码接下页 7.5.1 直接输出型编码接上页 7.5.1 直接输出型编码 7.5.2 顺序编码 7.5.3 一位热码状态编码 7.5.4 状态编码设置 1. 用户自定义