数字式竞赛抢答器说明书解析.doc

《EDA技术》课程设计说明书 数字式竞赛抢答器 学 院： 电气与信息工程学院 学生姓名： 程 波 指导教师： 王晓丽 职称/学位 硕士 专 业： 电气工程及其自动化 班 级： 电气本1202班 学 号： 1230140210 完成时间： 2015年6月28日 摘 要 当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，那摩就必然离不开抢答器。抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，对应的灯亮，同时电路将其他各组按键封锁，使其不起作用。若抢答时间内无人抢答，则报警灯亮。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。 此次课程设计的内容是设计一个可容纳四组参赛者同时抢答的数字抢答器。主要模块有抢答鉴别模块、计时模块、犯规模块、计分模块以及显示模块，这些模块的组合构成了抢答器系统框图。通过编写相应的VHDL程序实现即功能仿真，顶层文件及整体仿真。 关键词：抢答器；VHDL 目 录 1 绪论 1 2 抢答器的设计要求 2 3 抢答器的功能模块 3 3.1 抢答器的抢答鉴别模块设计 3 3.1.1 抢答鉴别的功能 3 3.1.2 抢答鉴别模块的时序仿真图 3 3.2 抢答器的计时模块设计 4 3.2.1 计时模块的功能 4 3.2.2 计时模块的时序仿真图 4 3.3 抢答器的计分模块设计 5 3.3.1 计分模块的功能 5 3.3.2 计分模块的时序仿真图 5 3.4 抢答器的译码显示模块设计 6 3.4.1 译码显示模块的功能 6 3.4.2 译码显示模块的时序仿真图 6 3.5 抢答器的犯规模块设计 7 3.5.1 犯规模块的功能 7 3.5.2 犯规模块的时序仿真图 7 4 抢答器的顶层原理图设计 8 4.1 顶层原理图的源文件 8 4.2 顶层设计的时序仿真图 8 结束语 10 参考文献 11 致谢 12 附录 13 附录A 抢答鉴别模块VHDL源程序 13 附录B 计时模块VHDL源程序 15 附录C 计分模块VHDL源程序 18 附录D 译码显示模块VHDL源程序 21 附录E 犯规模块VHDL源程序 22 1 绪论 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。 随着电子技术和计算机技术的飞速发展，电子线路的设计工作也日益显得重要。经过人工设计、制作实验板、调试再修改的多次循环才定型的传统产品设计方法必然被计算机辅助设计所取代，因为这种费时费力又费资源的设计调试方法既增加了产品开发的成本，又受到实验工作场地及仪器设备的限制。 为了克服上述困难，加拿大Interactive Image Technologies公司推出的基于Windows 95／98／NT操作系统的EDA软件（Electronics Workbench“电子工作台”，EWB）。他可以将不同类型的电路组合成混合电路进行仿真。EWB是用在计算机上作为电子线路设计模拟和仿真的新的软件包，是一个具有很高实用价值的计算机辅助设计工具。目前已在电子工程设计等领域得到了广泛地应用。与目前流行的电路仿真软件相比较，EWB具有界面直观、操作方便等优点。他改变了有些电路仿真软件输入电路采用文本方式的不便之处，该软件在创建电路、选用元器件的测试仪器等均可以直接从屏幕图形中选取，而且测试仪器的图形与实物外形基本相似，从而大大提高了电子设计工