一种50MHz采样速率CMOS采样_保持电路.pdfVIP

第 24 卷第 6 期 中 国科 学 院 研 究 生 院 学 报 Vol . 24 No . 6 2007 年 11 月 Journal of the Graduate School of the Chinese Academy of Sciences November 　2007 ( ) 文章编号 2007 一种 50M Hz 采样速率 CMOS 采样保持电路 李 　铁 　郭 　立 　白雪飞 ( 中国科学技术大学电子科学与技术系 ,合肥 230027) (2007 年 1 月 8 日收稿 ; 2007 年 3 月 9 日收修改稿) Li T, Guo L , Bai XF. A CMOS high performance 50MHz samplehold circuit. J ournal of the Graduate School of the Chinese Academy of Sciences , 2007 ,24( 6) :788～793 μ 摘 　要 　介绍了一种高性能 CMOS 采样保持电路 ,在 035 m 工艺 、33V 电源和 18mW 功耗 下 ,实现了50MHz 采样频率 ,输入直到奈奎斯特频率仍能达到 10 位精度的要求. 电路采用全差 分结构 、底极板采样 、栅压自举开关技术 、增益自举的折叠共源共栅跨导核心运算放大器和钳 制共模电平的电平控制放大器. 关键词 　AD 转换器 ,CMOS ,采样保持 ,栅压自举开关 ,增益自举运算放大器 中图分类号 　TN432 1 　引言 随着数字系统在处理能力 、处理速度上的飞速发展 ,模拟和数模接口电路的设计却相对落后于数字 电路的发展 ,因此 ,在一些包括数模接口的电子系统 ,如数字视频系统和数字通信系统中 ,接口电路的性 ( ) ( ) 能 如速度 、精度 成为限制整个系统性能的瓶颈. 在各种结构的模数转换器 ADC 中 ,流水线结构在速 度 、精度 、功耗和芯片面积之间达到最好的折衷 ,这使其在高速高精度的模数转换中的得到非常广泛的 应用. 目前 ,流水线结构 ADC 的国际水平已达到 10～14 位20～100MHz ,其发展方向为低电压[ 1] 、高速和 更大的动态范围[2 ,3 ] . 采样保持电路通常是流水线结构 ADC 的第一个模块 ,它的精度和速度决定了整个 ADC 的最高精 度和速度 ,因此 ,它的设计是整个模数转换器的关键. 本文介绍的采样保持电路 ,包括采用栅压 自举 ( ) ( ) ( ) bootstrap 技术的采样开关 、采用增益提升 Gainboost 技术的全差分跨导运算放大器 OTA 以及钳制共 模电平的电平控制放大器. 2 　电路结构 为改善电路的线性度 ,采用全差分结构 ,这种结构可以很好的抑制来 自衬底的共模噪声 , 降低各种 非线性因素引入的失真 ,唯一的缺点是使本征噪声增大了205 倍. 另外 ,通过采用底极板采样技术 ,几乎完全抑制了在采样时刻由于开关的电荷注入和时钟馈通引入 的非线性误差. 图 1 为采样保持电路的结构 , 图 2 为该结构的时序 ,该电路的工作分为采样和保持模 式. 在采样模式下 ,CP1 、CP11 和 CP111 都为高电平 ,此时 2 个采样电容的顶极板通过一对输入开关接到 差分输入信号 ,底极板也通过一对开关接到共模输入电平 ,而反馈电容的底极板和