第二章系统结构精要.pptVIP

第二章 8086系统结构 2.1 8086微处理器结构 2.2 8086CPU的引脚、系统配置及时序 2.3 8086存储器组织 由于制造工艺的限制，微处理器结构受以下限制： 引脚数限制 芯片面积限制 器件速度限制 16位微处理器的特点： 引脚功能复用 单总线 可控三态电路 总线分时复用 通常8位微机是串行执行的，而16位可并行操作，提出顺序与流水线重叠的概念。 2.1.1 8086微处理器的内部结构 1.总线接口部件BIU(Bus Interface Unit) (1) BIU的功能：地址形成、取指令、指令排队、读/写操作数和总线控制等功能 (2) BIU提供了16位双向数据总线和20位地址总线 (3) BIU的组成 16位段地址寄存器 16位指令指针寄存器 20位物理地址加法器 6字节指令队列 总线控制逻辑 （4） BIU的基本工作原理 （*） 16位段地址寄存器： CS------代码段寄存器 DS------数据段寄存器 ES------附加段寄存器 SS------堆栈段寄存器 16位指令指针寄存器IP:存放下一条要执行指令的偏移地址。 20位物理地址加法器：将16位逻辑地址变换成存储器读/写所需要的20位物理地址，实际上完成地址加法操作。 2.指令执行部件EU(Execution Unit) 指令执行部件的组成：算术逻辑运算单元ALU 标志寄存器PSW 寄存器 EU控制器 指令执行部件的工作过程（*） 2.1.2 8086处理器中的内部寄存器 寄存器的特殊用途: 1. 数据通用寄存器 2.指针和变址寄存器: 主要指BP,SP,SI,DI寄存器 （1）SS与 （2）DS与 （3）ES与DI联用 （4）CS与IP联用 3.段寄存器 例2-1：代码段寄存器CS存放当前代码段基地址，IP指令 指针寄存器存放了下一条要执行指令的段内偏移地址， 其中CS＝3400H，IP＝00C5H。通过组合，形成20位存储 单元的寻址地址为340C5H。 34000H + 00C5H --------------- 340C5H 4.指令指针寄存器IP IP由BIU自动将其修改 5.标志寄存器PSW (1)CF ----进位标志位，运算中最高位有进位为1，无进位为0 (2)PF ----奇偶校验位，运算结果低8位有偶数个1为1，奇数个为0 (3)AF ----辅助进位标志位，低4位向高4位有进位为1，无进位为0 (4)ZF ----全零标志位，运算结果为0， ZF=1；否则 ZF=0 (5)SF ----符号标志位，运算结果为负数时为1，否则为0 (6)OF ----溢出标志位，运算结果溢出为1，否则为0 运算结果为-1DE5H 标志位CF=0,PF=1,AF=0,ZF=0,SF=1,OF=0 (7)TF ----单步标志位 (8)IF ----中断标志位 (9)DF ----方向标志位 2.2 8086CPU的引脚功能、系统配置及时序 8086CPU包括20条地址线，16条数据线； 8086/8088CPU可工作在两种模式 最小模式 最大模式 最小模式用于单机系统，所需控制信号由8086直接提供。 最大模式用于多机系统，所需控制信号由总线控制器8288提供。 24～31脚在两种不同的工作模式中具有不同的功能 2.2.1 最小模式下引脚功能及系统配置 1．8086 CPU在最小模式下引脚信号说明 1.AD15~ AD0 ：16条地址数据总线 2.A19/S6~A16/S3:地址状态线 3. :高8位数据总线允许/状态信号 4.MN/MX：最小/大工作模式选择信号 5.RD：读选通信号 6