数字逻辑综合练习.docVIP

数字逻辑综合练习 填空题 (3AD.08)16=(_________)10=(_____)8 CMOS的最基本的逻辑单元是由_________和_________按照互补对称形式连接起来构成的。 二值逻辑中，变量的取值不表示_________，而是指______。 描述时序电路的逻辑表达式为_________、_____和驱动方程。 用组合电路构成多位二进制数加法器有_________和_____二种类型。 十进制数(119)10转换为八进制数是 ，二进制数(0011101010110100)2转换成十六进制数是 。 组合逻辑电路在结构上不存在输出到输入的 通路，因此输出状态不影响 状态。 译码器的逻辑功能是将某一时刻的 输入信号译成唯一的输出信号，因此通常称为 译码器。 按照数据写入方式特点的不同，ROM可分为掩膜ROM，_________，_________。 时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的输入信号，而且还与电路 有关，因此时序逻辑电路具有 功能。 一个ROM的存储矩阵有64行、64列，则存储矩阵的存储容量为 个存储 。 低密度的PLD由输入缓冲器、 、 、输出缓冲器四部分功能电路组成。 十进制数（0.7875）10转换成八进制数是 ，十六进制数（1C4）16转换成十进制数是 。 伴随着 器件出现，逻辑函数的表示方法开始使用 法。 门电路的输入、输出高电平赋值为 ，低电平赋值为 ，这种关系是负逻辑关系。 组合逻辑电路的输出只与当时的 状态有关，而与电路的 输入状态无关。 实现译码功能的组合逻辑电路称为 ，用来完成编码工作的组合逻辑电路称为 。 时序逻辑电路的输出不仅和 有关，而且和 有关。 PLA是将ROM中的地址译码器改为 发生器的一种可编程逻辑器件，其 均可编程。 数字ISP逻辑器件有 、 、ispGAL三类。 十进制数（0.7875）10转换成八进制数是 ，十六进制数（1C4）16转换成十进制数是 。 Moore和 型时序电路的本质区别是 。 逻辑门电路的输入端个数称为它的（? ? ）系数，门电路带同类门数量的多少称为它的（? ? ）系数。 组合逻辑电路在任意时刻的( )取决于（? ? ）。 设计多输出组合逻辑电路时，只有充分考虑（? ? ），才能使电路达到( )。 Mealy型时序逻辑电路的输出是（? ? ）的函数，Moore型时序逻辑电路的输出是（? ? ）的函数。 化简完全确定( )引用了状态（? ? ）的概念。 一个Mealy型“0011”序列检测器的最简状态表中包含（ ）个状态，电路中有（ ）个触发器。 消除组合逻辑电路中险象的常用方法有增加惯性延时环节、（? ? ）和（? ? ）三种。 时序逻辑电路按其状态改变是否受统一时种信号控制，可将其分为（? ? ）和（? ）两种类型。 逻辑代数的三条重要规则是指( )、反演规则和（? ? ）。 数字逻辑电路可分为（? ? ）和（ ? ）两大类。 全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（ ）及（? ? ）功能的逻辑电路。 由与非门构成的基本R-S触发器，其约束方程为（? ? ）；由或非门构成的基本R-S触发器，其约束方程为（? ? ）。 全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（ ）及（ ）功能的逻辑电路。 一个同步时序逻辑电路可以用输出函数表达式、（ ）和（?? ? ? ）三组函数表达式描述。 （ ）电路任何时刻的稳定输出仅仅只决定于（?? ?? ）各个输入变量的取值。 逻辑代数的三条重要规则是指（ ）、（? ? ）和对偶规则?。 逻辑门电路的输入端个数称为它的（? ? ）系数，门电路带同类门数量