CPLD原理 李荣.docVIP

南 京 理 工 大 学 毕业设计说明书(论文) 作 者: 李荣 学 号： 0901170129 学院(系): 机械工程学院 专 业: 测控技术与仪器 题 目: CPLD概述 指导者： (姓 名) (专业技术职务) 评阅者： (姓 名) (专业技术职务) 2012 年 3 月10 CPLD原理 CPLD (Complex Programmable Logic Device)直译的话称为复杂可编程逻辑芯片。它也属于大规模集成电路LSI (Large Scale Integrated Circuit)里的专用集成电路ASIC (Application Specific Integrated Circuit)。适合控制密集型数字型数字系统设计，其时延控制方便。复杂的可编程逻辑器件CPLD规模大，结构复杂，属于大规模集成电路范围。CPLD有五个主要部分：逻辑阵列块、宏单元、扩展乘积项、可编程连线阵列和I/O控制块。 1．逻辑阵列块（LAB） 一个逻辑阵列块由16个宏单元的阵列组成，多个LAB通过可编程阵列(PIA)和全局总线连接在一起。如图5.1全局总线从所有的