传感器原理与应用数据模数转换祥解.pptVIP

AD7729有一个完整的自校准程序：当Rx被置位时，模拟电路和数字电路的稳定需要时间TSETTLE。只有当主控制寄存器A(BCRA)的RxAUTOCAL位处于高电平时，才开始进行校准。在内部自校准模式下，AD7729用短路差动输入来测量ADC中的偏移值；在外部自校准模式下，AD7729维持输入的正常连接允许系统偏置的存在。RxDELAY1和RxDDELAY2分别为两个定时器的定时时间，当RxDELAY2到时后，将会输出15位的无效数据。 当Rx置位时，串行端口的SDO脚将以270k字的速率输出Rx的数据。AD7729的输出结果为16位，即以二进制补码形式存在的数据位和一个志位（LSB），LSB用以区别I和Q。当LSB=0时，输出为I，否则为Q。只要RxON处于高电平，串行时钟的频率就保持为13MHz，而与时钟速率寄存器中的值无关。在SDO引脚自动输出Rx数据时，会同时产生帧同步信号，间隔为48个主时钟周期。辅助串行端口ASDO和主串行端口BSDO?均能输出数据，但用户只能根据需要选择其一，并且不能同时在两个端口间进行数据交换。 4.2 ADC的主要类型 五、∑-Δ型ADC AD7729的每个部分都能被断电。Rx模数转换器和辅助数模转换器可分别通过设定控制寄存器上的适当位来断电。 ADC和DAC可通过适当的控制寄存器分别断电，当包括参考基准在内的所有元件都处于断电状态时，延迟64个时钟周期后，主时钟也停止工作。 引脚RESETB能复位所有的控制寄存器，ASCLKRATE和BSCLKRATE的复位值为4，以保证ASCLK和BSCLK信号的频率为MCLK的八分之一，其余控制寄存器则被复位为0。同时这些寄存器也能用主寄存器和辅助寄存器上的RESET位复位。所有的辅助寄存器通过给控制寄存器ACRB上的ARETSET位置高电平复位，而主寄存器则通给控制寄存器BCRB上的BRETSET位置高电平来复位，所需时间为4个主时钟周期。复位后，ARESET和BRESET的复位值为0。寄存器ARDADDR，BRDADDR，ASCLKRATE，BSCLKRATE只能用复位引脚RESETB复位，所需时间为8个主时钟周期。 4.2 ADC的主要类型 五、∑-Δ型ADC AD7729还为用户提供了与DSP兼容的标准串行端口，由ADC的串行时钟控制串行数据和I/O DSP信息。下图为AD7729与ADI公司的ADSP－21xx的接口原理图。对于ADSP－21xx，串行端口的控制寄存器必须设置为TFSR=RFSR=1（保证每个转换器的帧同步），SLEN=15（16位字长），TFSW=RFSW=0（正常帧同步）INVIFS=INVRFS=0（高有效的帧同步信号），IRFS=0（外部RFS），ITFS=1（内部TFS）和ISCLK=0（外部串行时钟）。 接口电路 4.2 ADC的主要类型 五、∑-Δ型ADC 六、流水线型ADC 1、工作原理：它由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。如下图所示为一个14位5级流水线型ADC的原理图，每级内部结构图。 14位5级流水线型ADC的原理图 4.2 ADC的主要类型 六、流水线型ADC 每级内部结构 4.2 ADC的主要类型 六、流水线型ADC 2、特点： 1）优点：每一级的冗余位通过重叠误差，对输出结果进行纠正；每一级具有独立的采样/保持放大器，因此允许流水线各级同时对多个采样进行处理，从而提高了信号的处理速度，典型的为 Tconv100ns；功率消耗低；多级转换提高了ADC的分辨率。 2）缺点：复杂的基准电路和偏置结构；输入信号必须穿过数级电路造成流水延迟；同步所有输出需要严格的锁存定时；对工艺缺陷敏感，对印刷线路板更为敏感，它们会影响增益的线性、失调及其它参数。 目前，这种新型的ADC结构主要应用于对THD和SFDR及其它频域特性要求较高的通讯系统，对噪声、带宽和瞬态相应速度等时域特性要求较高的CCD成像系统，对时域和频域参数都要求较高的数据采集系统。 4.2 ADC的主要类型 六、流水线型ADC TLV5535是一个8位、35MSPS的高速A/D转换器，所有数字输入输出都与3.3V TTL/CMOS电路兼容，在3.3V电压下功耗非常小。 TLV5535的特点如下： 8位分辨率，35MSPS采样速率 低功耗：典型值90mW 模拟输入带宽：典型值600MHz 3.3V单电源工作 兼容3.3V TTL/CMOS数字I/O 内部基准电压，掉电（备用）模式 三态输出 TLV5535的封