电子抢答计分器.docVIP

EDA课程设计 报告 题目：电子抢答计分器 学院：电子工程学院 班级：021215 姓名：董国庆 学号西安电子科技大学 2014年12月 目 录 一、设计背景 …………………………………………………………………………1 二、设计目的 ………………………………………………………………………….1 三、系统功能及要求 ………………………………………………………………………….1 四、设计思路 ………………………………………………………………………….1 4.1自底向上 …………………………………………………………………………..2 4.2自顶向下 ……………………………………………………………………...…...2 4.3设计框图 …………………………………………………………………………..2 五、各模块设计及分析 …………………………………………………………………………2 5.1抢答鉴别及锁存模块………………………………………………………………………..2 5.2 计时模块 …………………………………………………………………………4 5.3 计分模块 …………………………………………………………………………5 5.4 译码模块 …………………………………………………………………………7 5.5 分频模块 …………………………………………………………………………8 5.6 报警模块 …………………………………………………………………………8 5.7 总体设计电路 …………………………………………………………………………9 六、实验室加载调试 …………………………………………………………………………9 6.1 DEO实验板功能区分布…………………………………………………………………….9 6.2 7段数码显示管 ………………………………………………………………………….9 七、实验总结 …………………………………………………………………………..10 参考文献 …………………………………………………………………………10 一、设计背景： 随着电子技术和计算机技术的飞速发展，新的高度集成的电子设计方法不断推出，电子产品的性能越来越高，更新的速度也越来越快，与此同时，市场对电子产品的设计提出了更为严格的要求，从而促进了电子设计自动化（EDA）技术的迅速发展。使用EDA工具时，采用HDL进行设计输入要比原理图设计输入等方式更加灵活，有效和通用。采用EDA技术和HDL语言已成为现代数字系统设计的一种重要方法和必备的基础知识。 如今，几乎所有的竞赛都要用到抢答器，以保证公平公正地比赛，以及主持人对比赛的控制。因此，抢答计分器已成为一件很实用的EDA设计产品。 二、设计目的： 1.掌握使用VHDL语言设计小型数字电路系统，能熟练进行设计输入、编译、管脚分配、下载等过程，为以后进行工程实际问题的研究打下设计基础。 2.掌握应用QUARTUSⅡ软件设计电路的流程； 3.掌握电子抢答器的设计方法； 4.在实验室加载到DEO开发板上进行调试，实际运行抢答器。 三、系统功能及要求： 1、设计一个可以容纳四组参赛队进行比赛的电子抢答器，当然人数增加时，输入接口可以扩展以容纳更多选手； 2、具有第一抢答信号的鉴别和锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，显示器显示出抢答者的组别。同时，电路处于自锁存状态，使其他组的抢答器按钮不起作用； 3、具有计时功能。在初始状态时，主持人可以设置抢答时间的初始值。在主持人宣布抢答开始，并给出倒计时记数开始信号以后，抢答者可以开始抢答。此时，显示器从初始值开始倒计时，计到0时停止计数，同时LED亮起超时警报信号，并反馈到锁存模块进行锁存，使得参赛者不能进行抢答。若参赛者在规定的时间内抢答，则计数模块自动终止计数。 4、具有计分功能。每组抢答完毕后，由主持人进行打分，答对一次加1分。 四、设计思路： 数字系统的设计通常有两种设计方法：一种是自底向上的设计方法；一种是自顶向下的设计方法。 自底向上(Bottom-up)的设计过程从最底层设计开始。设计系统硬件时，首先选择具体的元器件，用这些元器件通过逻辑电路设计，完成系统中各独立功能模块的设计，再把这些功能模块连接起来，总装成完整的硬件系统。 这种设计过程在进行传统的手工电路设计时经常用到，优点是符合硬件设计工程师传统的设计习惯；缺点是在进行底层设计时