第7章微机祥解.pptVIP

第7章 总 线 7.2 总线与总线标准 7.1 32位微处理器的外部引脚 总线是微型计算机中模块到模块之间传输信息的通道，是各种公共信息线的集合，采用总线结构便于部件和设备的扩充。 对微机而言，总线可以分为以下四类： CPU 片内总线 M I/O 片间总线 I/O接口板 外部设备 内总线 外总线 片内总线——这种总线是微处理器的内总线，在微处理器内用来连接ALU、 CU和寄存器组等逻辑功能单元。这种总线没有具体标准，由 芯片生产厂家自己确定。 片间总线——微处理器、存储器芯片、I/O接口芯片等之间的连接总线。片 间总线通常包括数据总线、地址总线和控制总线。 内总线 —— 内总线是微型计算机系统内连接各插件板的总线(系统总线） 内总线有不同的总线标准，如 S-100总线(IEEE-696标), STD总线,IBM-PC总线，ISA总线、PCI总线标准等，采用 不同总线标准的功能板无法连接在一起。 外总线 —— 用于微型计算机系统之间或者微型计算机与外部设备之间的 通信。外总线技术已经很成熟，各种应用要求皆有标准可遵 循。如并行总线IEEE-488标准，串行总线RS-232标准等。 IEEE1394，USB（通用串行总线）。 7.1 32位微处理器的外部引脚 （教材P.27) 1.数据线及控制信号 数据线：D63~D0共64位 奇偶校验信号： DP7~DP0 ,每个字节产生1个校验位 读校验错： PCHK Pentium 处理器的外部引脚 2.地址线及控制信号 A31~A3：高29位地址线 BE7#~BE0#：字节允许信号（存储体选中信号） 外围电路对BE7#~BE0#译码以产生A2~A0信号 3.系统控制信号 1.时钟输入CLK 2. 可屏蔽中断请求 INTR 3. 非屏蔽中断请求 NMI 4. 系统复位信号 RESET 系统复位后，程序运行的地址为: FFFFFFF0H 实模式 CS: F000H, IP: 0FFF0H Pentium 处理器的外部引脚 系统时钟 是微处理器内部与外部操作的同步时基信号，由时钟（CLK）输入信号来提供。 CLK 时钟周期： T状态：就是指时钟周期 T Pentium 处理器的外部引脚 M/IO：=1,表明该总线周期,CPU与存储器交换信息 =0,表明该总线周期,CPU与I/O接口交换信息 W/R： =1,表明该总线周期,CPU进行写操作 =0,表明该总线周期,CPU进行读操作 D/C ：=1,表明该总线周期,传输的是数据 =0,表明该总线周期,传输的是指令代码 这三个信号的组合，决定当前总线周期所完成的操作 4.总线周期定义信号(输出) “周期”是一段时间 CPU通过总线与存储器、I/O交换一个数据所需要的时间称为总线周期 Pentium 处理器的外部引脚 总线周期定义的操作 M/IO D/C W/R 操作 0 0 0 中断 0 0 1 中止/专用周期 0 1 0 I/O读 0 1 1 I/O写 1