计算机组成与结构第4章1祥解.ppt

计算机组成原理 任课教师：郝尚富 河北北方学院信息科学与工程学院 Email: zjkcxh5656@163.com Tel:第4章 主存储器 4.1 主存储器概述 4.2 读/写存储器 4.3 非易失性存储器 4.4 DRAM的研制与发展 4.5 半导体存储器的组成与控制 4.6 多体交叉存储器 本章重难点 1、主存的地位，操作（与CPU的连接） 2、（RAM、ROM）存储单元的工作原理 3、存储芯片的内部组成、外部特征 4、半导体存储器的组成 4.1 主存储器概述 一、主存储器处于全机中心地位 在现代计算机中，主存储器处于全机中心地位，其原因是： (1)当前计算机正在执行的程序和数据(除了暂存于CPU寄存器以外的所有原始数据、中间结果和最后结果)均存放在存储器中。CPU直接从存储器取指令或存取数据。 二、 主存储器分类 存储器的器件和介质的要求: (1)有两个稳定的物理状态. (2)满足一些技术上的要求。 便于与电信号转换，便于读写、速度高、容量大和可靠性高等。 (3) 价格。 目前的计算机都使用半导体存储器。 存储容量： 存储器所能记忆信息的多少即存储器所包含记忆单元的总位数称为存储容量。存储芯片内的存储单元个数与该芯片的地址引脚有关。 存取速度 从CPU给出有效的存储地址到存储器给出有效数据所需的时间，一般以ns为单位。存储器芯片的手册中一般要给出典型的存取时间或最大时间。在芯片外壳上标注的型号往往也给出了时间参数，例如2732A-20，表示该芯片的存取时间为20ns。现在内存芯片的存取时间为5、6、7、8或10ns 功耗 功耗反映了存储器耗电的多少，同时也相应地反映了发热程度（温度会限制集成度的提高）。功耗指每个存储单元所耗的功率，单位为μW/单元，也有用每块芯片总功率来表示功耗的，单位为mW/芯片。 四、主存储器的基本操作 主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图4．1所示。 (3)开关特性 静态存储器的片选、写允许、地址和写入数据在时间配合上有一定要求。描述这些配合要求的参数以及输出传输延迟有很多种。了解这些参数对于正确使用存储器是很重要的。下面介绍这些参数。 2．动态存储器(DRAM) (1)存储单元和存储器原理 再生（刷新） DRAM是通过把电荷充积到MOS管的栅极电容或专门的MOS电容中去来实现信息存储的。但是由于电容漏电的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来的电荷。把这一充电过程称为再生，或称为刷新。对于DRAM，再生一般应在小于或等于2ms的时间内进行一次。SRAM则不同，由于SRAM是以双稳态电路为存储单元的，因此它不需要再生。 时序图： DRAM有以下几种工作方式：读工作方式，写工作方式，读—改写工作方式，页面工作方式和再生工作方式。 下面介绍这几种工作方式的时序图，在介绍时序图前，先介绍行地址RAS，列地址CAS与地址Adr的相互关系(图4．10)。 DRAM与SRAM的比较 4．3 非易失性半导体存储器 易失性存储器(DRAM和SRAM):当掉电时，所存储的内容立即消失。 非易失性半导体存储器:即使停电，所存储的内容也不会丢失。 根据半导体制造工艺的不同，可分为ROM，PROM，EPROM，E2PROM和Flash Memory。 2764 EPROM芯片 存储容量64K位 存储结构8K×8 13个地址线A12～A0 8个数据线O7～O0 控制信号 片选CE* 输出OE* 编程控制PGM* 编程电源Vpp 快擦除读写存储器(Flash Memory)： Flash Memory是用单管来存储一位信息，用电来擦除,但是它只能擦除整个区或整个器件。在源极上加高压Vpp，控制栅接地，在电场作用下，浮置栅上的电子越过氧化层进入源极区而全部消失，实现整体擦除或分区擦除。 4．4 DRAM的研制与发展 近年来，开展了基于DRAM结构的研究与发展工作，现以微机内存为例简单介绍如下： 1、主板上的内存 2、开山鼻祖——SIMM 内存（Single In-lineMemory Modules，单边接触内存模组） 386和486时代，此时CPU 已经向16bit 发展，所以30pin SIMM 内存再也无法满足需求，其较低的内存带宽已经成为急待解决的瓶颈，所以此时72pin SIMM 内存出现了 。72pin SIMM内存单条容量一般为512KB ～2MB，而且仅要求两条同时使用。 3、徘徊不前——EDO DRAM内存Exte