复习课(课时)解析：.pptVIP

* * * * * * * * * * * Ram rom flash的区别？？？ ROM是英文“READ-ONLY MEMORY”的缩写，意思为只读存储器，在电脑的正常工作过程中，其内容不可改变。RAM是英文“RANDOM-ACCESS MEMORY”的缩写，即是我们通常所说的内存，其内容是可读可写的，电脑在正常工作时，存放在其他介质（硬盘、软盘、光盘等）上面的程序都要调到RAM中才能运行，内存越大，一次性可以从其他介质上调用的数据越多。内存如果不够大的话，程序运行时，如果需要从其他介质上调用新的数据，这样，原来调到内存中的数据有部分就要被改写成新数据。因此，内存（RAM）中的数据，在需要时是可以随机改写的。此外，内存芯片如果没有电源供应的话，那么其中的内容将会全部丢失。而ROM芯片即使没有电源供应，其中的BIOS程序也不会消失。 由于ROM不易更改的特性让更新资料变得相当麻烦，因此就有了Flash Memory的发展 ，Flash Memory具有ROM不需电力维持资料的好处，又可以在需要的时候任意更改资料 ，不过单价也比普通的ROM要高。 * * CISC(复杂指令集计算机)和RISC(精简指令集计算机)是当前CPU的两种架构。它们的区别在于不同的CPU设计理念和方法。 早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。比如对于乘法运算，在CISC架构的CPU上，您可能需要这样一条指令：MUL ADDRA, ADDRB就可以将ADDRA和ADDRB中的数相乘并将结果储存在ADDRA中。将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作全部依赖于CPU中设计的逻辑来实现。这种架构会增加CPU结构的复杂性和对CPU工艺的要求，但对于编译器的开发十分有利。比如上面的例子，C程序中的a*=b就可以直接编译为一条乘法指令。今天只有Intel及其兼容CPU还在使用CISC架构。 RISC架构要求软件来指定各个操作步骤。上面的例子如果要在RISC架构上实现，将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作都必须由软件来实现，比如：MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR ADDRA, A。这种架构可以降低CPU的复杂性以及允许在同样的工艺水平下生产出功能更强大的CPU，但对于编译器的设计有更高的要求。 * * * 当总线空闲（其他器件都以高阻态形式连接在总线上）且一个器件要与目的器件通信时，发起通信的器件驱动总线，发出地址和数据。其他以高阻态形式连接在总线上的器件如果收到（或能够收到）与自己相符的地址信息后，即接收总线上的数据。发送器件完成通信，将总线让出（输出变为高阻态）。 * * DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式， 其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。这种封装适合在PCB(印刷电路板)上穿孔焊接，操作方便，但芯片面积与封装面积之间的比值较大，故体积也较大。 DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/15.24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 * 塑料四边引出扁平封装PQFP(Plastic Quad Flat Package) PQFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。 以0.5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：7.8，由此可见QFP比DIP的封装尺寸大大减小。 QFP的特点是: 1.适合用SMT表面安装技术在PCB上安装布线; 2.封装外形尺寸小，寄生参数减小，适合高频应用; 3.操作方便; 4.可靠性高。 * 该技术也叫插针网格阵列封装技术（Pin Grid Arrau Package），由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围