数字电路与逻辑设计—_组合逻辑电路摘要.pptVIP

n位加法器由一个n-1位加法器和一个全加器级联而成，n-1位加法器的进位作为一个全加器的低位进位CI，全加器输出和的第n位和进位CO。 module addn(CI,A,B,S,CO); parameter n=8; input CI; input [n-1:0] A,B; output [n-1:0] S; output CO; 　assign {CO,S}=A+B+CI; endmodule * 多位加/减法器 集成四位串行加法器74LS283，其内部电路是四个全加器，四个全加器通过进位之间的连接，实现逐级加法。 由于计算时延较大，不适合高速加法计算。 * 多位加/减法器 应用示例 [例4.4.1] 采用四位加法器74LS283实现余3 码和8421 BCD码之间的转换。 * 应用示例 [例4.4.2] 采用四位加法器和少量的基本逻辑门实现两个四位无符号数的乘法运算。假定两个四位输入分别为X=(X3X2X1X0)2和Y= (Y3Y2Y1Y0)2，输出为八位数Z，Z=X×Y。 * 应用示例 * 应用示例 Verilog描述 module test(X,Y,Z); input [3:0] X,Y; output [7:0] Z; 　assign Z=X*Y; endmodule 　　在实际电路中，乘法可以采用专用的硬件乘法器实现，也可以采用如前面所设计的组合