第三章 门电路分析报告.pptVIP

补：半导体基础知识 半导体基础知识（1） 半导体基础知识（2） 杂质半导体 N型半导体 多子：自由电子 少子：空穴 半导体基础知识（2） 杂质半导体 P型半导体 多子：空穴 少子：自由电子 半导体基础知识（3） PN结的形成 空间电荷区（耗尽层） 扩散和漂移 半导体基础知识（4） PN结的单向导电性 外加正向电压 半导体基础知识（4） PN结的单向导电性 外加反向电压 二极管的动态电流波形： 3.2.2 二极管与门 3.2.3 二极管或门 3.3.1三极管的输入特性和输出特性 三极管的输出特性 3.3.2双极型三极管的基本开关电路 2、OC门的结构特点 OC门实现的线与 三、三态输出门（Three state Output Gate ,TS） 　　在一定范围内，uI随RI的增大而升高。但当输入电压uI达到1.4V以后，uB1 = 2.1V，RI增大，由于uB1不变，故uI = 1.4V也不变。这时VT2和VT4饱和导通，输出为低电平。 虚框内为TTL反相器的部分内部电路 3. 输出特性 指输出电压与输出电流之间的关系曲线。 　　(1) 输出高电平时的输出特性 负载电流iL不可过大，否则输出高电平会降低。 图2-13 输出高电平时的输出特性 （a）电路 （b）特性曲线 RL拉电流负载 图2-14　输出低电平时的输出特性 （a）电路 （b）特性曲线 (2) 输出低电平时的输出特性 负载电流iL不可过大，否则输出低电平会升高。 　　一般灌电流在20 mA以下时，电路可以正常工作。典型TTL门电路的灌电流负载为12.8 mA。 RL灌电流负载 平均传输延迟时间tpd 　平均传输延迟时间tpd表征了门电路的开关速度。 tpd = （tpLH +tpHL）/2 TTL反相器的平均延迟时间 二、交流噪声容限 （b）负脉冲噪声容限 （a）正脉冲噪声容限 当输入信号为窄脉冲，且接近于tpd时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限。 3.5.5其他类型的TTL门电路 一、其他逻辑功能的门电路 1. 与非门 2. 或非门 3.与或非门 集电极开路门（OC门） 推拉式输出电路结构存在局限性。 ① 输出电平不可调 ② 负载能力不强，尤其是高电平输出 ③ 输出端不能并联使用。 0 1 很大的电流 不高不低的电平：1/0? 例:试为图2.4.30电路中的外接负载电阻RL选定合适的阻值。已知G1、G2为OC门，输出管截止时的漏电流为IOH= 200μA，输出管导通时允许的最大负载电流为ILM=16mA，G3、G4和G5均为74系列与非门，它们的低电平输入电流为IIL=-1mA，高电平输入电流为IIH=40 μA。给定VCC=5V，要求OC门输出的高电平VOH≥ 3.0V，低电平VOL≤ 0.4V。 控制端高电平有效的三态门 (2)逻辑符号 控制端低电平有效的三态门 《数字电子技术基础》 第三章 门电路 本征半导体：纯净的具有晶体结构的半导体。 常用：硅Si，锗Ge 两种载流子 3.1 概述 门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等。 分立元件门电路和集成门电路: 分立元件门电路：用分立的元件和导线连接起 来构成的门电路。简单、经济、功耗低，负载差。 集成门电路：把构成门电路的元器件和连线都 制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是CMOS和TTL集成门电路。 正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1 3.2半导体二极管门电路 3.2.1二极管的开关特性： 二极管的伏安特性曲线 二极管的开关等效电路： 　　若输入信号频率过高，二极管会双向导通，失去单向导电作用。因此高频应用时需考虑此参数。 　　二极管从截止变为导通和从导通变为截止都需要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的时间。 一般为纳秒数量级（通常tre ≤5ns ）。 设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V 3.7V 3V 3V 0.7V 0V 3V 0.7V 3V 0V 0.7V 0V 0V Y B A 1 1 1 0 0 1 0 1 0 0 0 0 Y B A 规定3V以上为1 0.7V以下为0 设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时