阻抗控制讲义2.pptVIP

阻抗控制 瀚宇博德 技術支援課 李維唐 * 何謂阻抗 當導體中有電子訊號波形之傳播時，其電壓對電流的比值稱為“阻抗”（Impedance）。由於交流電路中混雜有其他因素如容抗、感抗等，已不再只是簡單直流電所稱的“電阻”（Resistance），故在電路中不宜再稱為“電阻”，而應改稱為“阻抗”。 * 單線阻抗(Single End) 指一般單純於單條線路上的阻抗值。 * 差動阻抗(Differential) 是指以差動訊號發送器，利用兩條線路發送出完全相同的非反向(non-inverted)及反向資料，並由差動式接收器接收。透過差動訊號方式在傳送距離，信號衰減，抗雜訊方面，都有比較好的表現。 * 為何要做阻抗控制？ 阻抗控制的理由主因為阻抗匹配。 如果傳輸線上的阻抗，與終端元件的阻抗相符，則能量可完全傳遞不受損失。 * 為何要做阻抗控制？ 相反的，如果阻抗差異越大，則會造成訊號能量的反射、衰減、以及訊號到達時間的延誤，嚴重時會使訊號無法判讀、元件無法運作。 * 影響阻抗的變因 介質層 銅厚 線寬與間距 * 影響阻抗的變因(介質層) 介質常數(Er) 或稱相對電容率。指每單位體積的絕緣物質在每單位之電位梯度下所能儲存的靜電能量。介質常數越高，則信號傳輸能量越多被儲存在板材中，因而造成信號不佳及傳播速率減慢。介質常數越低則阻抗越高。 * 影響阻抗的變因(介質層) 介質層厚度 介質層厚度決定線路與參考層距離，厚度越厚，離參考層越遠，阻抗越高。 介質常數與介質層厚度皆取決於不同材料，但厚度的影響遠超過介質常數。 * 影響阻抗的變因(銅厚) 銅厚主要影響線路截面積，銅厚越厚，線路面積越大，則阻抗越低。 PCB板銅厚規格大致上有 1.7mil、2.0mil(外層電鍍過後)， 以及0.65mil(0.5 oz)、1.3mil(1 oz) * 影響阻抗的變因(線寬與間距) 線寬同樣影響線路截面積，線寬越大，阻抗越低。 由於無法蝕刻出完美的長方形截面線路，所以線路截面通常為梯形，而造成線寬有上下幅之分。原稿gerber要求的線寬指的是下幅部分。 * 線寬上幅 線寬下幅 銅厚 * 影響阻抗的變因(線寬與間距) 間距主要指的是差動阻抗部分。於差動阻抗中，兩條線路中必須要有固定的間距，才能得到穩定的阻抗值。間距越大，差動阻抗越高，但以線寬三倍為極限。 * 影響阻抗的變因 介質常數、介質厚度、銅厚，取決於疊構設計，須與板厚與層別排列一併考量。有時受限於板厚及物料，而無法搭配出合適的阻抗。 線寬與間距，取決於佈線設計，彈性較大。於設計之初，根據疊構，選定好適合的線寬間距來搭配阻抗，是比較容易的。 * 如何來計算阻抗 由客戶端所得到的資訊 如果是在一開始，客戶端尚未佈好線時就開始溝通(即未決定好線寬)，那我們所要得到的必要資訊有：板厚、層別排列、阻抗控制的種類與所在層別。 * 如何來計算阻抗 例：客戶要求板厚1.2mm，6層板排列， 依序為Top、Gnd、In1、In2、Vcc、 Bot。 阻抗控制在L1、L3、L4、L6 為單線60ohm，差動100ohm。 * 首先以板厚為主，搭配常用的疊構，同時列出各層厚度。 * 以阻抗式算軟體式算阻抗 介質厚度 綠漆厚度 線寬上幅 線寬下幅 銅厚 介質常數 外層單線阻抗 * 介質總厚度 介質厚度 內層單線阻抗 * 線寬間距 外層差動阻抗 * 內層差動阻抗 * 不同的線寬間距依樣能達成相同的阻抗 * 填入試算值，完成阻抗值建議表。 * 如何來計算阻抗 由客戶端所得到的資訊 如果已經佈好線準備要下單了，那我們所要得到的必要資訊除了上列所述外，我們還需要知道各組阻抗的線寬與間距。如果能知道這些線路在板內的位置，我們就更能對阻抗線路做更良好的控制。 * 如何做好阻抗控制 阻抗線路要有固定的參考層 阻抗的產生原因之一是受到參考層遮蔽效應。於相同層別內的同一組阻抗線路，應該都要有同樣的參考層。如果一條線路中，有部分沒受到銅面遮蔽的區域，阻抗值會升高，產生不穩定現象。 * 如何做好阻抗控制 線路要能與鄰近的銅面區域有足夠距離。 於同層內的線路，彼此也會互相影響，但影響力不如參考層。不過若彼此距離太近，也容易拉低阻抗值。 一般而言，線路與鄰近銅面的距離，拉遠為線寬的兩倍以上，影響就會降到極低。 * 如何做好阻抗控制 線路要有一定的長度。 線路過短，本身的阻抗值在尚未穩定期又會產生變更，如此的阻抗值便沒有參考意義。 一般而言，線路長度超過1 inch以上的阻抗值，才有量測的價值。 * 如何做好阻抗控制 阻抗線路能做到標示化的作用 就設計端來看，阻抗線路的設計可能會有很多