数字电子电路第3章集成逻辑门教案分析.ppt

第3章 集成逻辑门 3.1 晶体管开关特性 3.2 TTL集成门电路 3.2.1 TTL集成门电路概述 3.2.2 TTL与非门主要外部特性 3.2.3 TTL OC门和三态输出门特性 3.2.4 TTL系列器件主要性能比较 3.3 CMOS集成门电路 本章主要介绍： 晶体管/MOS管的开关特性 TTL集成逻辑门/CMOS集成逻辑门的: 基本工作原理 主要外部特性 作业： 3.3、3.4、3.11、3.13补3.1、补3.2 补3.3、补3.4、补3.5 1. 三极管稳态开关特性 基本单管共射电路 单管共射电路的传输特性 3.2 TTL集成逻辑门(P66) 3.2.1 晶体管－晶体管逻辑门电路（TTL） 由上述可见： 只要输入有一个低电平 输出即为高电平 称电路处于关态 只有当输入全部为高电平时 输出才为低电平 称电路处于开态 电路具有“与非”逻辑功能 3.2.2 TTL与非门的主要外部特性 1. 电压传输特性 ab段：截止区 vI<0.6V，输出高电平3.6v bc段：线性区 0.6V ≤vI <1.3V cd段：转折区 vI >1.3V de段：饱和区 输出低电平0.3v 由电压传输特性可知TTL“与非”门 几个主要特性参数 （1）输出逻辑高电平VOH和输出逻辑低电平VOL 输出逻辑高电平VOH： 电压传输特性曲线截止区的输出电压 输出逻辑低电平VOL ： 电压传输特性曲线饱和区 的输出电压 （2）开门电平Von和关门电平Voff及阈值电压Vth 通常规定TTL与非门输出高电平 VOH＝3V：为额定逻辑高电平： 规定TTL与非门输出低电平 VOL＝0.35V：为额定逻辑低电平： 关门电平Voff ： 在保证输出为额定高电平（3V）的90％（2.7V）的条件下，允许的输入低电平的最大值。 开门电平Von ： 在保证输出为额定低电平（0.35V）的条件下，允许的输入高电平的最小值。 阈值电压Vth : 转折区的中点对应的输入电压 一般:Vth ≈1.4V （3）抗干扰能力 以噪声容限的数值来定量地说明门电路的抗干扰能力 在输入低电平时，为了保证稳定的关态， 输入低电平加上瞬态的干扰信号不应超过关门电平Voff ， 因此，在输入低电平时，允许的干扰容限为： 称为：低电平噪声容限 在输入高电平时，为了保证稳定的开态， 输入高电平加上瞬态的干扰信号不应低于开门电平Von ， 因此，在输入高电平时，允许的干扰容限为： 称为：高电平噪声容限 在一般情况下，影响电压传输特性的主要原因： 环境温度和电源电压 总的趋势： 温度↑→输出高电平↑、输出低电平↑→阈值电压↓ 电源电压变化→输出高电平变化 一般：△VOH≈△VCC ，对输出低电平影响不大。 2. TTL与非门输入特性 输入电压和输入电流之间的关系曲线 iI以流出输入端为正方向 从输入特性反映了输入短路电流的大小 实际应用时，经常会遇到输入端通过一个电阻接地的情况 输入电阻Ri对工作状态的影响： 为了保证关态： 须vI≤Voff 对于典型TTL与非门 Ri≤0.91kΩ 为了保证开态： 须vI≥Von 对于典型TTL与非门 Ri≥3.2kΩ Ri的存在使输入低电平提高 削弱了电路的抗干扰能力 多余输入端的连接 推拉式输出结构的TTL门电路可以将两个门的输出端直接并接吗？ 不能！ 两个门Y1、Y2无论处于开态、关态都呈低阻抗，大电流会损坏门电路， 当VIL = 0V(接地)时的电流。 方向：由输入端流出（ iI 为正） 此时前级驱动门导通，iIL灌入前级门，为灌电流负载 输入高电平电流 （输入漏电流IIH ） 2.输入特性：输入伏安特性(P71) Vcc 1 + - vI vo iI +VCC 1 vI1 vo1 1 vI2 vo2 输入低电平电流 此时前级驱动门截止， iIL从前级门流入，为拉电流负载 ★输入短路电流IIS 门导通时，io灌入门电路，称为★灌电流负载 +VCC 1 vI vo io 门截止时，io从门电路流出，称为★拉电流负载 iOH iOL 拉电流增大，输出高电平会降低。 io↑,管子功耗↑，毁坏器件。 拉电流的最大值 IOH 称为拉电流负载能力。 ★问？ +VCC 1 vI vo io vo 灌电流增大，输出低电平会升高。 io↑,管子功耗↑，毁坏器件。 灌电流的最大值 IOL 称为灌电流负载能力。 3.输出特性：拉电流和灌电流(P71) RON ROFF T3 T4 + - +VCC RL vI