数电2教案分析.ppt

第 2 章　逻辑门电路 2.1 概 述 一、门电路的作用和常用类型 二、获得高低电平的方法及高电平和低电平的含义 2.2二极管和三极管的开关特性 一、三极管的开关作用及其条件 2.4　TTL 集成逻辑门 2.4.1TTL 反相器的电路结构和工作原理 2.6.5、CMOS 数字集成电路应用要点 3.5 集成逻辑门电路的应用 一、CMOS 门电路比之 TTL 的主要特点 二、集成逻辑门电路的选用 三、集成逻辑门电路应用举例 本章小结 图2.6.10 vO= VOH时CMOS反相器的工作状态 返回 输出高电平特性 图2.6.11 CMOS反相器的高电平输出特性 返回 同样的IOH下，VDD越大，输出高电平越高。 3、输入负载特性 因绝缘栅场效应管的栅极绝缘，因此无输入负载特性。 4、CMOS反相器的功耗 集成电路的功耗是指馈电电源提供给集成电路的功耗，它是衡量电路性能的重要技术指标。各种集成电路的功耗水平，由该电路的线路结构、制造工艺、集成度和外部使用条件决定。在目前流行的各种集成电路产品中，CMOS集成电路的功耗是最低的，整个封装的静态平均功耗小于10uW，但随着工作频率的升高，CMOS集成电路的动态功耗显著增大。 [例] 下图中，门电路为CMOS系列，试确定它们的输出。 (a) (b) 2.6.3 CMOS反相器的动态特性 一、传输延迟时间 二、交流噪声容限 三、动态功耗 图2.6.18 CMOS与非门 返回 2.6.4 其他类型的CMOS门电路 一、其他逻辑功能的CMOS门电路 1. CMOS 与非门 A B VDD VPB VPA VNA VNB Y 每个输入端对应一对 NMOS 管和PMOS 管。NMOS 管为驱动管，PMOS 管为负载管。输入端与它们的栅极相连。 与非门结构特点： 驱动管相串联， 负载管相并联。 返回 A B VDD VPB VPA VNA VNB Y CMOS 与非门工作原理 1 1 导通 导通 截止 截止 0 驱动管均导通， 负载管均截止， 输出为低电平。 ◆　　当输入均为 高电平时： 低电平输入端相对应的驱动管截止，负载管导通， 输出为高电平。 ◆ 　当输入中有 低电平时： A B VDD VPB VPA VNA VNB Y 0 截止 导通 1 因此 Y = AB 2. CMOS 或非门 A B VDD VPB VPA VNA VNB Y 或非门结构特点： 驱动管相并联， 负载管相串联。 图2.6.19 CMOS或非门 二、带缓冲级的CMOS门电路 与非门存在的问题： 1、它的输出电阻Ro受输入端状态的影响； 假定每个MOS管的导通内阻为Ron，截止内阻Roff为无穷大。 A=1，B=1时，则Ron=Ron（NA）+ Ron（NB） A=0，B=0时，则Ron=Ron（NA）// Ron（NB）= Ron/2 A=1，B=0时，Ron=Ron（PB） A=1，B=0时，Ron=Ron（PA） 2、输出的高低电平受输入端数目的影响 输入端数目越多，串联的驱动管数目也越多，输出的低电平越高；当输入全部为低电平时，输入端越多，负载管并联的数目越多，输出高电平也会更高些。 为了克服这些缺点，在目前生产的CC4000系列和74HC系列CMOS电路中均采用带缓冲级的结构，就是在门电路的每个输入端、输出端各增设一级反相器 。加进的这些具有标准参数的反相器称为缓冲器。 3、输入端工作状态不同时对电压传输特性也有一定影响。 图2.6.20 带缓冲级的CMOS与非门电路 返回 图2.6.21 带缓冲级的CMOS或非门电路 返回 返回 注意 加入缓冲器以后，电路的逻辑功能发生了变化。 带缓冲级的门电路的输出电阻、输出的高、低电平以及电压传输特性将不受输入状态的影响。 Y A B uO uI VDD1 漏极开路的CMOS与非门电路 三、漏极开路的 CMOS 门 简称 OD 门 与 OC 门相似，常用作驱动器、电平转换器和实现线与等。 Y = AB 构成与门 构成输出端开路的非门 需外接上拉电阻 RD 功能： 1、可以实现线与； 2、可以实现电平转换； 3、可以带大电流的负载。 四、CMOS 传输门和双向模拟开关 COMS传输门与前面所讲的推拉式输出的门电路、OC门、三态门的区别： 推拉式输出的门电路、OC门、三态门只能用来传输0、1 信号，而传输门可以传输0~VDD之间的任何信号。 注意 C、C 为互补控制信号 由一对参数对称一致的增强型 NMOS 管和 PMOS 管