数电第二章教案分析.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2、二极管的动态特性 反向恢复时间一般在纳秒数量级。 1. BJT的三种工作状态 NPN 型 BJT 截止、放大、饱和三种工作状态的特点 2. BJT开关的动态特性 1 . 二极管与门电路 1 二极管与门电路 2.2.3 TTL与非门的电压传输特性及抗 干扰能力 1.74系列---标准TTL系列,属中速TTL器件,其平均传输延迟时间 约为10ns,平均功耗约为10mW/每门。 2.3.4 CMOS门电路的系列及主要参数 1.CMOS逻辑门电路的系列 2.CMOS逻辑门电路的主要参数 2.3.5 集成逻辑门电路的应用 3 抗干扰措施 本章小结 1. 在数字电路中,半导体二极管、三极管一般都工作在开关状态,即工作于导通(饱和)和截止两个对立的状态,来表示逻辑1和逻辑0。 2.目前普遍使用的数字集成电路主要有两大类,一类由NPN型三极管组成,简称TTL集成电路;另一类由MOSFET构成,简称MOS集成电路。 4.TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构,这不仅提高了门电路的开关速度,也使电路有较强的驱动负载的能力。 5.在TTL系列中,还有集电极开路门和三态门,它们能够实现线与,还可用来驱动需要一定功率的负载。三态门还可用来实现总线结构。 6.MOS集成电路与TTL门电路相比,它的优点是功耗低,扇出数大(指带同类门负载),噪声容限大,开关速度与TTL接近,已成为数字集成电路的发展方向。 7.为了更好地使用数字集成芯片,应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数,还应能正确处理多余输入端,能正确解决不同类型电路间的接口问题及抗干扰问题。 2、NMOS与非门 当A、B中有一个或两个均为低电平时,T1、T2有一个或两个都截止,输出为高电平 只有A、B全为高电平时,T1、T2均导通,输出为低电平 T1、 T2为工作管, T3为负载管 B L T3 T2 +VDD A T1 L= AB 3、NMOS或非门 当A、B中有一个为高电平时,T1、 T2 有一个导通,输出0 A、B都为低电平时,T1、T2均截止, 输出为1 即 L= A+B T1、 T2为工作管, T3为负载管 因为T1、T2是并联的,要想增加输入端的个数时不会引起输出低电平的变化。这给制造多输入端的或非门带来方便。 L +VDD B T3 T2 A T1 V DD T P T N v O v I 2.3.2 CMOS非门 电路 V DD T P T N v O v I 当vI = 0 V时 VDD 1. CMOS反相器的工作原理 VGSN =0 < VTN TN管截止; |VGSP|=VDD>VTP 电路中电流近似为零(忽略TN的截止漏电流),VDD主要降落在TN上,输出为高电平VOH TP管导通。 ≈VDD V DD T P T N v O v I 当vI =VOH= VDD时 VGSN =VDD VTN TN管导通; |VGSP|= 0 VTP TP管截止。 此时,VDD主要降在TP管上,输出为高电平VOL 在电容负载情况下,它的开通时间与关闭时间是相等的,这是因为电路具有互补对称的性质。 平均延迟时间:10ns 小 小 2. CMOS反相器的工作速度 1、与非门 二输入“与非”门电路结构如图 当A和B为高电平时: 当A和B有一个或一个以上为低电平时: 电路输出高电平 输出低电平 ? 电路实现“与非”逻辑功能 两个并联的PMOS管TP1、TP2 两个串联的NMOS TN1、TN2 2.3.3 其他CMOS逻辑门电路 T P2 B A T N2 T N1 V DD L 1 当A、B全为低电平时 0 0 输出为高电平时 2、或非门 当输入端A、B都为高电平时, 当A、B全为低电平时, 2.6.2 CMOS 门电路 当A、B中有一个为高电平时 T P2 B A T p2 T N1 V DD L 0 1 1 输出为高电平时 输出为低电平时 输出必为低电平时 T P2 B A T p2 T N1 V DD L 或非门工作原理 V DD B A L = A ? B X 由或非门和与或非门组成 3、异或门电路 CMOS传输门电路 (TG) 是一种传输信号的可控开关,截止电阻107Ω,导通电阻几百Ω,所以是一个理想的开关。 结构对称,其漏极和源极可互换,它们的开启电压|VT|=2V 。 它广泛地用于采样?保持电

文档评论(0)

我是兰花草 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档