我的EM4095资料.docVIP

RFID的关键技术 EM4095中文资料 所有资料来自网络，网络真是个神奇的东西，感谢那些无私的同行啊。 目录： 框图 原理图 输出波形 解码程序 EM4095的框图： 原理分析; EM4095的引脚SHD和MOD用来操作设备。当SHD为高电平的时候，EM4095为睡眠模式，电流消耗最小。在上电的时候，SHD输入必须是高电平，用来使能正确的初始化操作。当SHD为低电平的时候，回路允许发射射频场，并且开始对天线上的振幅调制信号进行解调。 引脚MOD是用来对125KHz射频信号进行调制的。事实上，当你1）在该引脚上施加高电平时，你将把天线驱动阻塞，并关掉电磁场；2）在该引脚上施加低电平，将使片上VCO进入自由运行模式，天线上将出现没有经过调制的125KHz的载波。EM4095用作只读模式，引脚MOD没有使用，推荐将它连接至VSS。 锁相环由环滤波、电压控制振荡器和相比较模块组成。通过使用外部电容分压，DEMOD_IN引脚上得到天线上的真实的高电压。这个信号的相和驱动天线驱动器的信号的相进行比较。所以锁相环可以将载波频率锁定在天线的谐振频率上。根据天线种类的不同，系统的谐振频率可以在100kHz到150kHz之间的范围内。当谐振频率在这一范围内的时候，它就会被锁相环锁定。 接收模块解调的输入信号是天线上的电压信号。DEMOD_IN引脚也同来做接收链路的输入信号。DEMOD_IN输入信号的级别应该低于VDD-0.5V，高于VSS+0.5V。通过外部电容分压可以调节输入信号的级别。分压器增加的电容必须通过相对较小的谐振电容来补偿。振幅调制解调策略是基于“振幅调制同步解调”技术的。接收链路由采样和保持、直流偏置取消、带通滤波和比较器组成。DEMOD_IN上的直流电压信号通过内部电阻设置在AGND引脚上。AM信号被采样，采样通过VCO时钟进行同步，所有的信号直流成分被CDEC电容移除。进一步的滤波把剩下的载波信号、二阶高通滤波器和CDC2带来的高频和低频噪声进一步移除。经过放大和滤波的接收信号传输到异步比较器，比较器的输出被缓存至DEMOD_OUT。 RDY/CLK这个信号为外部微处理器提供ANT1上信号的同步时钟以及EM4095内部状态的信息。ANT1上的同步时钟表示PLL被锁定并且接收链路操作点被设置。当SHD为高电平时，RDY/CLK引脚被强制为低电平。当SHD上的电平由高转低时，PLL为锁定状态，接收链路工作。经过时间Tset后，PLL被锁定，接收链路操作点已经建立。这时候，传送到ANT1上的信号同时也传送至RDY/CLK，提示微处理器可以开始观察DEMOD_OUT上的信号和于此同时的时钟信号。当MOD为高电平时，ANT驱动器关闭，但此时RDY/CLK引脚上的时钟信号仍然在继续。当SHD引脚上的电平从高到低之后，经过时间Tset后，RDY/CLK引脚上的信号被100kΩ的下拉电阻拉低。这样做的原因是为了标签的AM调制低于100％情况下RDY/CLK的扩展功能。在这种情况下它被用来做为辅助驱动器。该辅助驱动器在调制时使线圈上保持较低的振幅。 DVDD和DVSS脚应该分别和VDD以及VSS连接。应该注意到，通过管脚DVDD和DVSS流过的驱动器电流造成的电压降不会引起VDD和VSS上的电压降。在DVSS和DVDD脚之间应该加一个100nF的电容，并使其尽量靠近芯片。这将防止由于天线驱动器引起的电源尖峰。对管脚VSS和VDD进行隔离也是有用的。隔离电容不包含在EM4095的计算表中。所有和管脚DC2/AGND/DMOD_IN相关的电容都应该连接到相同的VSS线上。这条线应该直接和芯片上的管脚VSS相连。该线不能在连接其它元件或者成为为DVSS供电的线路的一部分。因为ANT驱动器使用VDD和VSS提供的电源的级别来为天线驱动，所有电源的所有变化和噪声都将毫无保留的直接影响天线谐振回路。任何将引起天线高压以mV级波动的电源波动都将导致系统性能下降甚至发生故障。特别要注意20kHz的滤波器低频噪声，因为响应器的信号就在这个频率水平上。 AGND管脚上的电容值可以从220nF上升到1uF。电容越大将越明显的减小接收噪声。AGND的电压可以通过外部电容和内部的2kΩ的电阻进行滤波。 EM4095不限制ANT驱动器发出的电流值。这两个输出上的最大绝对值是300mA。对天线谐振回路的设计应该使最大的尖峰电流不超过250mA。如果天线的品质因数很高，这个值就可能超过，则必须通过串联电阻加以限制。 增加Cdc2电容值，将增加接收带宽，进而增加斜坡信号的接收增益。Cdc2的推荐范围是6.8nF到22nF。Cdec为33nF到220nF。电容值越高，开始上升时间越长。 FCAP引脚上的偏置电压。这个偏置电压补偿了外部天线驱动器引起的相位偏移。这样的