原创力文档- 1、本文档共8页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验四 基于VHDL的组合逻辑电路设计.ppt
实验四 基于CPLD/FPGA的组合逻辑电路设计 考核方法: 1.必做项(1,2,3,4,5) 3分 2.选做项(6/7) 2分 实验目的 1.学习EDA技术中语言输入方法设计流程和方法。 2.进一步加深学习QUARTUSII平台完成数字系统设 计的流程和方法。 实验内容 用VHDL语言编写实现下列器件功能的程序并进行编译、波形仿真、 下载测试。 1.1位全加器的设计(元件例化语句) 2.BCD-7段LED译码器(WHEN语句) 3.设计一个7位奇偶校验电路(CASE语句) 4.数字比较器，设计4位二进制数字比较器(IF语句) *5.三态门电路与总线缓冲器 *6.设计一个具有算术运算和逻辑运算的8位ALU *7.简易计算器的设计 实验报告 总结电路的设计过程。 总结实验体会及收获。 完成电路的硬体测试 CPLD的结构与工作原理 CPLD的结构与工作原理 1．逻辑阵列块(LAB) Cyclone/CycloneII系列器件的结构与原理 Cyclone/CycloneII系列器件的结构与原理
文档评论（0）