CMOS石英晶振最优起振条件分析与电路设计_1精要.docVIP

CMOS石英晶振设计 摘 要：本文自动控制原理对CMOS晶振振条件作了详细的分析对电路中影响石英晶振起振的各种寄生参数，结合Matlab对理论分析作了验证最后通过HSPICE模拟进一步验证了理论分析的正确性。 关键词：石英晶振；振 The optimum start-up conditions analysis and Circuit design of CMOS Crystal Oscillator Jiang Renjie (School of Computer Science, National University of Defense Technology) Abstract：This paper investigates the start-up conditionCMOS crystal oscillator base upon the auto-control principle . The effect of oscillator start-up conditions caused by crystal circuit parasitics has been analyzed theoretically in detail. The result of theoretical analysis is verified using Matlab, and the optimum inverter which can guarantee circuit oscillate reliably has been designed for the 15Mhz crystal oscillator as an example. Finally, using Hspice simulation, the correctness of the theoretical analysis is verified further. Key words：Crystal oscillator, Start-up condition I . 引言 在现代电子系统中，Pierce CMOS。基于CMOS反相器的石英晶体振荡器，然而，以前的没有关注晶振寄生对振荡器起振的影响，在固定偏置下，满足“巴克豪森准则”，振荡器似乎能够振荡，如果环路增益太大，电路也不能起振。本文理论分析详细说明了各种参数对电路性能的影响并结合Matlab II . 原理 英谐振器简称晶体，是晶体振荡的核心原件，由石英晶体片、电极、支架及其他辅助装置组成，是利用石英晶体的压电效应原理制成的电、机械振荡系统。如图1是石英晶振的等效电路 石英晶振由等效电阻R0、等效电感L0和等效电容C0组成的串联振荡回路与静态电容C3并联组成。在等效电路中，L0、C0组成串联谐振电路，谐振频率为： 而L0、C0又与C3组成并联谐振回路，谐振频率为： 当工作频率时，晶体呈容性；当工作频率时，晶体呈感性；而当工作频率时，晶体呈容性。晶体在晶体振荡器主振级的振荡电路中呈现感性，即工作频率满足。 如图2是常用的Pierce振荡器拓扑图 Pierce振荡器电路用并联反馈电阻Rf引进直流偏置。在电路起振时，Rf使得反向器的Vin≈Vout≈Vdd/2。为了减小晶振上的负载电阻，这些偏置电阻在工艺和有源器件的特性允许的情况下要尽可能的大，当振荡频率为1MHz~~20MHz时，Rf典型值为1M?~~10M?范围。反相器提供了必要的增益并产生180°相移，电容C1和C2设置电路的反馈因子，结合晶振的感抗产生振荡所需的另外180°相移，在加上反相器提供的180°相移，只要电路环路增益满足“巴克豪森准则”： 那么电路就会在处起振。图2所示的振荡器的小信号模型如图3所示，这可以用来确定振荡器起振条件。跨导gm取决以及电路的偏置条件，电阻R1和R2分别表示总的输入输出阻抗。电容C1和C2包括器件电容和电路产生电容。R0、C0和L0构成晶振的等效电路。电容C3包括了有源器件的电容，但是主要取决于晶振的固有电容，R是偏置引的电阻。 如图3，我们可以研究电路的稳定性条件，从受控电流源的输出端断开环路，引进一个测试电流以计算环路增益。首先，分析晶振等效电路以及R3、C3的等效阻抗，如下：  (5) 现在我们可以通过计算环路传输函数来分析电路的稳定性，则有：  (6) (7) (8) (9) 从传输函数可以看出，T(s)包含高Q值复零极点对