数字电子技术基础2试题与答案.docVIP

题号 试 题 一、 二、 判断题（每题1分，共10分） 1．时序逻辑电路一定包含组合电路与存储电路两部分。（ ） 2．触发器的电路结构和逻辑功没有必然的联系。（ ） 3．输出高电平有效的显示译码器要与共阴极的七段数码管配合使用。（ ） 4．电平触发方式的触发器可能存在“空翻”现象，一般不能用来构成计数器。 （ ） 5．在逻辑代数中由AB=AC能推出B=C。（ ） 6．集电极开路门电路的输出级可以直接相连，实现线与的功能。（ ） 7．十进制数63对应的8421BCD码也可略去最高位的0而写成1100011。（ ） 8．逻辑函数化简后的最简形式是唯一的。（ ） 9．所有TTL逻辑门芯片，其14或16引脚都是VCC输入端。（ ） 10．由n个变量构成的最小项中，任意两个最小项之积为0。（ ） 选择题（每题2分，共20分） 1．下列锁存器和触发器中没有约束条件的是（ ）。 A．电平RS触发器 B．RS锁存器 C．主从（时钟脉冲）RS触发器 D．边沿JK触发器 2．一个4位二进制加法计数器的初始状态是0000，当输入40个记数脉冲后，计数的状态是（ ） A．0111 B．1000 C．1001 D．1111 3．60进制计数器至少需要 ( )个触发器。 A．2 B．3 C．6 D．8 4．下列与逻辑表达式A+BC相等的表达式为 ( )。 A．A+B B．A+C C．(A+B)(A+C) D．B+C 5．T触发器的功能是( )。 A．保持、翻转 B．置1、置0 C．翻转 D．保持、置1 6．已知三变量逻辑函数的最大项之积的形式为,则其最小项之和的形式为( ) A．B．C．D． 7．4－2线的优先编码器的优先权由高到低的顺序为I3、I2、I1、I0，输出为Y1Y0,输入为高电平有效，反相输出，当输入I3I2I1I0为0101时，输出Y1Y0为（ ） A．11 B． 01 C．10 D．00 8．下列四个数中与十进制数(31)10不相等的数是 ( )。 A．(1F)16 B．(11111)2 C．8421BCD D．(35)8 9．16选1数据选择器的地址输入端（即数据选择控制端）个数为（ ） A．1 B．2 C．3 D．4 10．由4个触发器构成的环形计数器的进制数为（ ） A．4 B．8 C．10 D．16 题号 试 题 三、 四、 五、 填空题（每题3分，共18分） 1.有一移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数除以十进制数4，则需要将该移位寄存器中 的数（ ）移（ ）位，需要（ ）个移位脉冲。 2．4K*1的RAM有（ ）根地址线，（ ）根数据线，要扩展成8K*8的RAM，需要4K*1的RAM（ ）片。 3．三态门中的“三态”指的是（ ）、（ ）和高阻态；现有8个三态门的输出连接在同一根总线上，则在任何时刻，至少有 （ ）个三态门处于高阻态。 4．由3个触发器构成的扭环形计数器，为（ ）进制计数器，若时钟频率为6KHz，则此环形计数器输出信号的频率为（ ） 5．根据对偶规则，直接写出的对偶式为（ ）。 6．函数在（ ）时发生冒险现象，属于（ ）冒险（填1或0），而通过添加冗余项（ ）可以消除其中的 冒险现象。 化简题（每题6分，共12分） 1．用逻辑代数公式化简 2．用卡诺图法化简逻辑函数 分析设计题（1题12分，2题14分，3题14分，共40分） 1.74LS161是四位二进制加法计数器，具有异步清零、同步预置数、保持和计数的功能，请分别分析图1（a）、（b）所示电路实现 的是几进制计数器，并画出对应的状态转换图。 图1 题号 试 题 2．分析图2所示时序逻辑电路的逻辑功能，要求写出驱动方程、状态方程，画出状态表、状态图，并指出其实现的是几进制的计数器，是否具有自启动能力。 图2 3．请设计一个三变量的奇数判别电路，即当输入变量中1的个数为奇数个时输出为1，否则输出为0。（1）基于2输入异或门电路实现；（2）基于3-8线变量译码器74LS138实现；（3）基于8选1数据选择器74LS151实现。图3和表1分别是74LS138的逻辑符号图和功能表，图4和表2是74LS151的逻辑符号图和功能表。 图3 74LS138逻辑符号图 图4 74LS151逻辑符号图 表1 74LS13