数字基带信号HDB3码的编码器设计与建模要点.docVIP

摘 要 本概括了HDB3数字编码器的研究背景、意义,同时对EDA技术和编码技术作了简要的说明。设计方面包括规划基于VHDL的HDB3编码器设计的总体方案；基于VHDL的HDB3编码器的软件实现。其中HDB3码的编码程序设计是在QuartusⅡ软件环境下进行的，首先在QuartusⅡ软件环境下建立一个工程，工程名和程序的实体名一致，并将其作为该工程的设计文件。然后在VHDL文本编辑窗中输入设计的VHDL源程序，进行编译。程序编译成功后要进行时序仿真，这一部分同样是在QuartusⅡ软件环境下完成的HDB3；建模；VHDL；编码；QUARTUSⅡ 目 录 1、引言 1 2、VHDL语言的介绍 2 3、HDB3码编码器的建模与实现 3 3.1 HDB3码的编码规则 3 3.2 基于VHDL的编码器的建模及实现 4 3.2.1 编码器的VHDL建模 4 3.2.2 基于VHDL编码器的实现 4 3.3编码中单/双极性转换的实现 6 3.3.1单/双极性转换的流程图 6 3.4 HDB3码编码器完整源程序 8 3.5 HDB3码编码器的波形仿真及分析 13 4、总结与心得 15 5、参考文献 16 1、引言 数字基带信号的传输是数字通信系统的重要组成部分之一。特别是HDB3码的使用，其不但保持AMI码的优点，更使连0串的个数减到至多0个的优点，而且还克服了AMI码的关于可能出现长连0串而造成提取定时信号困难的缺点。基于上述的特点HDB3在通信传输领域应用很广泛，因此其作为CCITT推荐使用的码型之一。本设计HDB3码的编码的建模与实现，对于HDB3编码模块，一般以硬件的方式来实现的。但它具有产品更新慢、设计灵活性差、不可重配置及现场升级性能缺乏等缺点。因此拟采用可编程逻辑电路来实现。可编程逻辑电路是EDA的一个重要技术基础，主要包括FPGA和CPLD，它们具有丰富的可重配置逻辑资源，既包含有大量实现组合逻辑的资源还包含有相当数量的触发器因此 2、VHDL语言的介绍VHDL、VerilogABEL语言。VHDL语言VHSIC，VHDLVHDL语言描述与工艺不发生关系 ⒋VHDL语言标准、规范，易于共享和复用 基于上述的特点，可知VHDL语言可读性好，又能被计算机识别。VHDL语言中设计实体、程序包、设计库，为设计人员重复利用已有的设计提供了诸多技术手段。可重复利用他人的IP模块和软核也是VHDL的另一特色许多设计不必每次都从头再来，只要在更高层次上把IP模块组合起来，就能达到事半功倍的效果。这样，设计人员自行开发的IP模块在集成电路设计中占有重要的地位。因此本设计采用VHDL语言设计一个完善的HDB3码编码器。3、HDB3码编码的建模与实现HDB3码的编码规则 在基带传输中，常用的码型有AMI码、HDB3码、4B3T码、CMI以及双相码等。其中，AMI码是将输入单极性波形的所有正脉冲变为适合于在信道传输的正负极性交替的脉冲，而HDB3码则是在AMI码基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连码时定时提取困难的缺点，HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，因此被广泛用作PCM线路传输码型，因此要了解HDB3码的编码规则，首先要知道AMI码的构成规则，AMI码就是把单极性脉冲序列中相邻的1”码变为极性交替的正、负脉冲。将码保持不变，把码变为+1、-1交替的脉冲。如10011010111100001 AMI码+100-1+10-10+1-1+1-10000+1 HDB3码是一种AMI码的改进型，它的编码，HDB3编码规律与AMI码相同，即码变为、 交替脉冲。②当代码序列中出现4个或4个连时，即，用V表示。为了使序列， 3.2 基于VHDL的编码器的建模及实现 3.2.1 编码器的VHDL建模 图1 HDB3码编码器模型 如图所示：整个HDB3码的编码器包括3个功能部分：、B”和单极性码转变成双极性码，各部分之间采用同步时钟作用，并且带有一个异步的复位（清零）端口。VHDL编码器的实现 1. 添加破坏符号“V”的实现 添加破坏符号“V”模块的功能实际上就是对消息代码里的四个连0串的检测，即当出现四个连0串的时候，把第四个变换成符号，而在其他的情况下，则消息代码的原样输出，同时为了区别代码、和，在时，用标识符号，用标识符号，用标识符号。因此，的设计思想如下：首先判断输入的代码是什么，如果输入的符号是码，则接着判断这是第几个码，如果是第四个码，则把这个码变换成码。在其他的情况下，让原码照常输出。程序流程图如： 图2 添加破坏符号“V”符号流程图 假设输入，根据设计思想，输入代码一添加破坏符号后的关系如下： 10000100001100