计算机组成原理 ()资料.ppt

* 从例4.7可看出，在组相连映像cache中，比较的次数与相关联的程度有关。在2路组相连映像中，比较次数是2；在4路组相连映像中，比较次数是4；8路组相连映像比较次数为8；n路组相连映像比较次数为n。组的数目越多，性能越高。但用作标识cache的SRAM容量也增加了(但每组的单元数减少了)，从而加大了成本。8路、16路组相连映像中所增加的成本与提高的命中率相比是不划算的。另外，增加组的数目，也增加了标识信息比较的次数。目前绝大多数cache系统实现的是4路组相连映像，例如80486芯片上的cache。 * Cache的总容量=2×(1K× 6+1K×8)=2×(6K位+8K位)= 28K位 4路组相连映像与2路组相连映像相比只增加了4K位的SRAM，却大大提高了cache命中率。可见，增加相关联的程度，会减少索引的位数，增加标识位的位数，从而加大了标识Cache所需要的SRAM容量。 * 使用cache还有一个需要考虑的问题是，如果CPU要访问的信息不在Cache中，即未命中，此时Cache控制器必须把信息从内存调入到Cache中。那么，一次调入多少字节(即Cache填充块的大小)是最佳的?若填充块太大，如500字节，会影响CPU的执行速度，因为CPU必须等到所有500个字节全部装到Cache中后，才能继续执行。同时这样做也并不能显著提高Cache的命中率，因为CPU最近可能用不到那么多的指令或数据。另一方面，若填充块太小，又会使Cache命中率降低，因为CPU最近要使用的指令或数据没有全部放到Cache中。因此必须选取恰当大小的填充块。不同的计算机其内存向CPU传送的填充块的大小是不同的。但不管怎样，填充块大小一般是介于4～32字节。如386/486的cache控制器的填充块大小是32字节，称为8行Cache重填充策略(8一line Cacherefill policy)，因为32位数据总线每次可以同时传送四个字节。 * * * * * * * 采取多体交叉存取方式，需要一套存储器控制逻辑，简称为存控部件。它由操作系统设置或控制台开关设置，确定主存的模式组合，如所取的模是多大；接收系统中各部件或设备的访存请求，按预定的优先顺序进行排队，响应其访存请求；分时接收各请求源发来的访存地址，转送至相应的存储体；分时收发读写数据；产生各存储体所需的读／写时序；进行校验处理等。显然，多体交叉存取方式的存控逻辑比较复杂。 当CPU或其他设备发出访存请求时，存控部件按优先排队决定是否响应请求。响应后按交叉编址关系决定该地址是访问哪个存储体，然后查询该存储体的¨畦，，触发器是 否为1。若为1，表示该存储体正在进行读／写操作，需等待；若该存储体已完成一次 读／写，则将“忙”触发器置0，然后可响应新的访存请求。当存储体完成读／写操作时，将 发出一个回答信号。 这种多体交叉存取方式很适合于支持流水线的处理方式，而流水线处理方式已是 CPU中一种典型技术。因此，多体交叉存储结构是高速大型计算机的典型主存结构。 * V?M不仅是解决存储容量和存取速度的一种有效措施，而且是管理存储设备的有效方法。采用V?M用户编程时无需过多考虑所编程序在M?M中能否放得下以及放在M?M什么位置的问题。因此， V?M给软件编程提供了极大方便。V?M使计算机具有V?M容量、成本，存取速度接近M?M的速度。 M?M —V?M 和Cache—M?M两个层次有很多相似之处，它们所采用的地址变换、映象方法和替换策略从原理上看是类似的。 * 虚地址变换到实地址是由放在M?M中的页表来实现的。 在页表中，对应每个虚页号有一个页表项，表项内容包含该虚页所在的M?M页面地址(物理页号)、装入位、替换控制位及其他保护位等。用M?M页面地址作为实(主)地址的高字段与虚页的页内地址字段相拼接，就构成了完整的实存地址。 假若页表已保存或已调入M?M，在访问M?M时，首先要查页表，即使页面已命中，也得先访问一次M?M去查页表，再访问M?M才能获取数据，这就相当于M?M速度降低了一倍。 如果页面失效，要进行页面替换、页面修改，这时访问M?M次数就更多，因此，将页表中最活跃部分放在Cache中组成快表，是减少时间开销的方法。 在一些影响工作速度的关键部分引入硬件支持。例如用相联存储器来进行查找，也是常用的方法。 * 例：虚地址为32位，按字节寻址。设页面大小为1KB，那么V?M共有22位虚页号，即有222个页。如果一页为一个页表项，则需有222个页表项。如果每个页表项占4B，则每个页面只能放下210/22=28=256个页表项。为此则需要222/28=214个页存放222个面表项。对于每个页需要一个页表