微机原理6资料.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
ICW2 T7 T6 T5 T4 T3 × × × D7 D6 D5 D4 D3 D2 D1 D0 设置中断向量号 T7~T3为中断向量号的高5位 低3位由8259A自动确定: IR0为000、IR1为001、……、IR7为111 ICW3 S7 S6 S5 S4 S3 S2/ ID2 S1/ ID1 S0/ ID0 D7 D6 D5 D4 D3 D2 D1 D0 级连命令字 主片8259A:Si=1对应IRi接有从片;否则IRi没有连接从片 从片8259A:ID0~ID2编码说明从片INT引脚接到主片哪个IR引脚 ICW4 0 0 0 SFNM BUF M/S AEOI μPM D7 D6 D5 D4 D3 D2 D1 D0 嵌套方式: 特殊全嵌套方式(SFNM=1) 普通全嵌套方式(SFNM=0) 数据线的缓冲方式: 缓冲方式(BUF=1) 非缓冲方式(BUF=0) 主片/从片选择: 主片(M/S=1) 从片(M/S=0) 中断结束方式: 自动中断结束(AEOI=1) 非自动中断结束(AEOI=0) 微处理器类型: 16位80x86(?PM=1) 8位8080/8085(?PM=0) 2. 操作命令字OCW 8259A工作期间,可以随时接受操作命令字OCW OCW共有3个:OCW1~OCW3 写入时没有顺序要求,需要哪个OCW就写入那个OCW D7 D6 D5 D4 D3 D2 D1 D0 OCW1 M7 M6 M5 M4 M3 M2 M1 M0 D7 D6 D5 D4 D3 D2 D1 D0 屏蔽命令字 内容写入中断屏蔽寄存器IMR Di=Mi对应IRi,为1禁止IRi中断; 为0允许IRi中断。各位互相独立。 OCW2 R SL EOI 0 0 L2 L1 L0 D7 D6 D5 D4 D3 D2 D1 D0 R、SL和EOI配合使用 产生中断结束EOI命令和改变优先权顺序 L2~L0的3位编码 指定IR引脚 OCW3 0 ESMM SMM 0 1 P RR RIS D7 D6 D5 D4 D3 D2 D1 D0 ESMM、SMM 设置中断屏蔽方式 P、RR和RIS 规定随后读取的状态字含义 3. 读取状态字 CPU可读出IRR、ISR、IMR和查询字 A0为低,由OCW3中RR和RIS位设定读取IRR或ISR,由OCW3中P位设定读取查询字 而A0引脚为高电平时读取的都是IMR 查询字反映8259A是否有中断请求 D7 D6 D5 D4 D3 D2 D1 D0 查询字 I - - - - W2 W1 W0 D7 D6 D5 D4 D3 D2 D1 D0 中断位I位为1, 有外设请求中断 W2~W0的编码 当前中断请求的最高优先级 4. 命令字和状态字的区别方法 ⑴ 利用读写信号区别写入的控制寄存器和读出的状态寄存器 ⑵ 利用地址信号区别不同I/O地址的寄存器 ⑶ 由控制字中的标志位说明是哪个寄存器 ⑷ 由芯片内顺序控制逻辑按一定顺序识别不同的寄存器 ⑸ 由前面的控制字决定后续操作的寄存器 接口电路中常用的方法 人有了知识,就会具备各种分析能力, 明辨是非的能力。 所以我们要勤恳读书,广泛阅读, 古人说“书中自有黄金屋。 ”通过阅读科技书籍,我们能丰富知识, 培养逻辑思维能力; 通过阅读文学作品,我们能提高文学鉴赏水平, 培养文学情趣; 通过阅读报刊,我们能增长见识,扩大自己的知识面。 有许多书籍还能培养我们的道德情操, 给我们巨大的精神力量, 鼓舞我们前进。 * * 8255A output low voltage is(data bus) 0.45V(2.5mA) 8255A output low voltage is(peripheral port) 0.45V(1.7mA) 8255A output high voltage is(data bus) 2.4V(-400uA) 8255A output high voltage is(peripheral port) 2.4V(-200uA) * 7、 8086中断过程——可屏蔽中断过程 1)执行中断响应周期发出中断响应信号, 从数据总线读取中断类型号。 2)如果当时IF=0,那么可屏蔽的中断源被屏蔽。当IF=1时,CPU在执行完当前指令(有重复前缀的字符串操作指令除外)后将响应它所收到的中断请求。如果有几个中断源同时请求中断,则CPU只响应其中优先级最高的。 3)CPU一旦响应了中断请求,首先将状态寄存器的内容压入堆栈中。 4)置TF=0,暂停单步中断,并置IF=0,用以禁止CPU响应新的可屏蔽中断请求。 5)将指示断点的指令指针寄存器IP及代码段寄存器CS的内容压入堆栈。

文档评论(0)

基本资料 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档