数字电子技术及应用_半导体存储器和可编程逻辑器件分析报告.pptVIP

7.2 半导体存储器 能存储大量二值信息的器件 7.2.1 随机存取存储器（RAM） ① 静态随机存储器(SRAM)的存储单元 ② 动态随机存储器(DRAM)的存储单元 （2）地址译码器 2. 集成RAM芯片 RAM芯片举例 7.2.2 只读存储器 4×4位MOS场效应管ROM 2.集成ROM芯片 举例：Intel2716EPROM （24脚双列直插式LSIC芯片 ） 7.2.3 半导体存储器的应用 （1）字长（位数）扩展 指存储器字数不变，只增加存储器的位数 接法：将各片存储器的地址线、读/写信号线、片选信号线对应地并接在一起。 （2）字扩展 指扩展成的存储器字数增加而数据位数不变 7.3 可编程逻辑器件 1．PLD的基本结构 3．PLD的分类 7.3.2 可编程逻辑阵列 7.3.3 可编程阵列逻辑 1.PAL的基本电路结构 由可编程的与阵列、固定的或阵列和输入、输出缓冲 电路组成。 7.3.4 通用阵列逻辑 通用阵列逻辑GAL是通用性更强的可编程逻辑器件 电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC 7.3.5 复杂可编程逻辑器件 CPLD由若干可编程的通用逻辑模块（generic logic block，GLB）、可编程的输入输出模块（input/output block，IOB）和可编程的内部连线组成。 GLB中的宏单元 每个GLB中包含8～20个宏单元，规模较大的CPLD中可包含1000多个。 7.3.6 现场可编程门阵列 包含若干个可编程逻辑模块（CLB）、可编程输入输出模 块IOB和一整套的可编程内部资源。 以Xilinx公司的XC2064为例1. CLB 2. IOB 3. 内部互连资源 7.3.7 PLD的编程及硬件描述语言 对PLD进行编程就是要设置其中每个可编程元件的开关状态。 早期的PLD均需 离线进行编程操作，使用开发系统； 目前在CPLD中多采用“在系统可编程（ISP）”技术。 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM） 二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试 硬件描述语言（hardware description language，HDL） 一种专门用于描述电路逻辑功能的计算机编程语言，能对任 何复杂的数字电路进行全面的逻辑功能描述。 VHDL ：针对超高速数字集成电路的硬件描述语言 Verilog：和C语言有很多相似之处 第7章 习题 7.1 7.2 7.4 7.6 7.7 7.8 7.12 PLD的分类方法很多，通常根据PLD的各个部分是否可以编程或组态， 将PLD分为PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等四类。 图 7.3. 4 PL A 的 阵列结构 图 7.3.5 PAL （ GAL ） 的阵列结构 PLD的分类方法： ① 按集成度来区分 简单PLD（集成度较低） 复杂PLD（集成度较高） PROM、PLA、PAL、GAL CPLD、FPGA ② 从结构上来区分 一类是乘积项结构器件，其基本结构为“与—或阵列”的器件，大部分简单PLD和CPLD都属于这个范畴 。 另一类是查表结构器件（SRAM结构）。由简单的查找表组成可编程门，再构成阵列形式，FPGA就属于此类器件。 ③ 从编程工艺上区分 一类是E2PROM型，现有的大部分CPLD及GAL器件都采用此种结构 另一类是SRAM型，即SRAM查找表结构的器件，大部分的FPGA器件都是采用此种编程工艺。 没有存储单元，用于设计组合逻辑电路，属于组合逻辑型PLA 时序逻辑型PLA 将触发器的输出反馈到与阵列上 专用输出结构 具有可编程输入输出结构的PAL16L8的逻辑图。它有10个固定的变量输入端（引脚1~9，引脚11）、两个固定的输出端（引脚12,19）和6个可编程输入输出端（引脚13~18）。这6个端子（通过编程）既可作为输入端使用又可作为输出端使用。与阵列能产生64个乘积项，或阵列最多可以同时产生8个输出函数。如果将6个可编程输入输出端全部设置为输入端时，它的变量输入端最多可达16个。 PAL16L8 输出缓冲电路中含有4个触发器，而且触发器的输出又全都反馈到了与阵列上，所以不仅可以用它设计组合逻辑电路，还可以