数电第4章_组合逻辑电路详解.ppt

数制转换 键盘输入8421BCD码编码器功能表 当浮栅上带有负电荷时，使得MOS管的开启电压变高，如果给控制栅加上VT1控制电压，MOS管仍处于截止状态。 若要擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。 当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压 ，MOS管导通。 a.叠栅注入MOS(SIMOS)管 25V 25V GND 5V 5V GND i D V T1 V T2 v GS 浮栅无电子 O 编程前 i D V T1 V T2 v GS 浮栅无电子 浮栅有电子 O 编程前 编程后 5V 5V GND 5V 5V GND 导通 截止 L = B?C 连接 连接 断开 断开 浮栅延长区与漏区N+之间的交叠处有一个厚度约为80A (埃)的薄绝缘层——遂道区。 当遂道区的电场强度大到一定程度，使漏区与浮栅间出现导电遂道，形成电流将浮栅电荷泄放掉。 遂道MOS管是用电擦除的，擦除速度快。 b.浮栅隧道氧化层MOS(Flotox MOS)管 结构特点: 1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的； 2. 浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。 c.快闪叠栅MOS管开关 （Flash Memory) （自学） 特点：结构简单、集成度高、 编程可靠、擦除快捷。 EPLD CPLD FPGA 4.5 组合可编程逻辑器件 3. PLD的分类 (1). 按集成密度划分 PROM PLA PAL GAL 低密度可编程逻辑器件 （LDPLD） 高密度可编程逻辑器件 （HDPLD） 可编程逻辑器件 （PLD） 4.5.1 PLD结构、表示方法及分类 4.5 组合可编程逻辑器件 3. PLD的分类 (2). 按结构特点划分 ①. 简单PLD (PAL，GAL) ②. 复杂的可编程器件(CPLD) : ③. 现场可编程门阵列(FPGA) 4.5.1 PLD结构、表示方法及分类 4.5 组合可编程逻辑器件 3. PLD的分类 (3). 按PLD中的与、或阵列是否编程划分 与阵列固定，或阵 列可编程(PROM) 与阵列、或阵列 均可编程(PLA) 与阵列可编程，或阵列固定(PAL和GAL等) 4.5.1 PLD结构、表示方法及分类 2. 2位数值比较器 输入：两个2位二进制数A=A1A0 、B=B1B0，输出与1位比较器相同。 能否用1位数值比较器设计两位数值比较器? 用一位数值比较器设计多位数值比较器的原则 当高位( A1、B1 )不相等时，无需比较低位( A0、B0 )，高位比较的结果就是两个数的比较结果。 当高位相等时，两数的比较结果由低位比较的结果决定。 4.4 若干典型组合逻辑集成电路 4.4.4 数值比较器 2. 2位数值比较器 输入 输出 A1 B1 A0 B0 FAB FAB FA=B A1B1 × 1 0 0 A1B1 × 0 1 0 A1=B1 A0B0 1 0 0 A1=B1 A0B0 0 1 0 A1=B1 A0=B0 0 0 1 真值表 FAB = (A1B1) + ( A1=B1)(A0B0) FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) 电路如图 两位数值比较器逻辑图 4.4 若干典型组合逻辑集成电路 4.4.4 数值比较器 3. 集成数值比较器 (1) . 74HC85的功能 74HC85是四位数值比较器 ，其工作原理和两位数值比较器相同。 74HC85 74HC85的示意框图 输入：A=A3A2A1A0 、B=B3B2B1B0 当A≠B，输出取决A、B比较 当A=B，输出取决IAB 、 IAB 、 IA=B 输入 输出 IAB IAB IA=B FAB FAB FA=B 1 0 0 1 0 0 0 1 0 0 1 0 × × 1 0 0 1 1 1 0 0 0 0 0 0 0 1 1 0 A=B时输出与输入关系 仅作4位数值A、B比较，应处理为： IAB =0 、 IAB =0 、 IA=B =1 低位比较结果 4.4 若干典型组合逻辑集成电路 4.4.4 数值比较器 3. 集成数值比较器 (2) .集成数