+引脚+内部结构特征+总线结构+存储系统解读.ppt

本课程主要内容 1 绪论——DSP处理器概述 2 TMS320C54X的结构原理 3 TMS320C54X硬件系统设计 4 TMS320C54X指令系统 5 TMS320C54X软件开发与设计 6 TMS320C54X开发应用 7 TMS320C54X集成开发环境CCS及仿真实验 主要内容 1 绪论——DSP处理器概述 2 TMS320C54X的结构原理 3 TMS320C54X硬件系统设计 4 TMS320C54X指令系统 5 TMS320C54X软件开发与设计 6 汇编语言程序设计 7 TMS320C54X开发应用 8 TMS320C54X集成开发环境CCS及仿真实验 第2章 TMS320C54x的结构原理 2.0 TMS320C54x芯片的引脚功能说明 2.1 TMS320C54x的内部结构及主要特性 2.2 总线结构 2.3 存储器系统 2.4 中央处理单元（CPU） 2.5 片内外设 2.6 中断系统 2.7 流水线结构 2.0 TMS320C54x芯片的引脚功能说明 TMS320C5402共有144引脚， 按功能分为以下几类： 一、电源引脚及电路 一、电源引脚及电路 二、时钟引脚及电路 时钟电路设计－内部振荡电路 时钟电路设计－晶体振荡电路 三、控制引脚 专用复位芯片和单片机两种复位方式 三、控制引脚 四、地址和数据引脚 四、地址和数据引脚 四、地址和数据引脚 外扩数据存储器电路设计 外扩程序存储器电路设计 液晶显示电路设计 五、串行口引脚 五、串行口引脚 六、主机接口HPI引脚 六、主机接口HPI引脚 七、通用I/O引脚 八、测试引脚 2.1 TMS320C54x的内部结构及主要特性 2.1 TMS320C54x的内部结构及主要特性 一、TMS320C54x的内部结构 ’C54x的硬件结构大致分为三大块： （1）CPU （2）存储器系统 （3）片内外设与专用硬件电路 具体构成参见下图： 2.1 TMS320C54x的内部结构及主要特性 2.1 TMS320C54x的内部结构及主要特性 2.1 TMS320C54x的内部结构及主要特性 二、TMS320C54x的主要特性： ※1. CPU 先进的多总线结构。 40位算术逻辑运算单元（ALU）。 17位×17位并行乘法器与40位专用加法器相连。 比较、选择、存储单元（CSSU）。 指数编码器可以在单个周期内计算40位累加器中数值的指数。 双地址生成器包括8个辅助寄存器和两个辅助寄存器算术运算单元（ARAU）。 二、TMS320C54x的主要特性： ※2.存储器 64 K字程序存储器 64 K字数据存储器 64K字I/O空间 在C548、C549、C5402、C5410和C5420中程序存储器可以扩展。 不同型号芯片的片内存储器的结构及容量也不同。见P30表2-1。 二、 TMS320C54x的主要特性： ※3.指令系统 单指令重复和块指令重复操作。 块存储器传送指令。 32位长操作数指令。 同时读入两个或3个操作数的指令。 并行存储和并行加载的算术指令。 条件存储指令。 从中断快速返回指令。 具有延迟转移和调用指令。 6级流水线并行结构，提高执行速度 。 二、 TMS320C54x的主要特性： ※4.在片外设和专用电路 软件可编程等待状态发生器。 可编程分区转换（存储器组切换）逻辑电路。 片内PLL时钟发生器，带有内部振荡器。 外部总线关断控制，以断开外部的数据总线、地址总线和控制信号。 数据总线具有总线保持器特性。 可编程定时器。 8位并行主机接口（HPl） 串口：标准串口、TDM串口、BSP、McBSP。 二、 TMS320C54x的主要特性： ※5.电源和功耗 可采用5v,3.3v,1.8v,2.5v低电压供电 可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省电方式（见下页表格）。 可以控制关断CLKOUT输出信号。 省电工作方式 二、 TMS320C54x的主要特性： ※6. 执行速度 单周期定点指令的执行时间为25/20/15/12.5/10ns 每秒指令数为40/50/66/80/100/200 MIPS。 ※7.片内仿真功能 具有符合IEEEll49.1标准的在片仿真接口(JTAG),与主机连接，用于系统芯片的开发仿真。 ※8.片内引导功能 除’C5420 、’C5441外，所以芯片都具有该功能，能从片外存储器或片内的串口将程序引导并装入指定存储器。 2.2 TMS320C54x的总线结构 TMS320C54x 采用改进的哈佛结构，多总线结构（8组总线） 一组程序总线（PB）：传送取自程序存储器的指令