阎石 数字电子技术基础 第5章 山东大学要点.pptVIP

第五章 触发器 二、JK触发器 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 JK触发器的特性表 特性方程 状态转换图 三、T触发器 0 1 1 1 0 1 1 1 0 0 0 0 T触发器的特性表 特性方程 T触发器的状态转换图 逻辑符号 T=0时保持 T=1时翻转 四、D触发器 1 1 1 1 0 1 0 1 0 0 0 0 D触发器的特性表 特性方程 D触发器的状态转换图 五、 触发器 特性方程 来一个脉冲翻转一次 触发器可由T触发器、JK触发器、D触发器实现 将JK、SR、T三种类型触发器的特性表比较一下可看出，其中JK触发器的逻辑功能最强，它包含了SR触发器和T触发器的所有逻辑功能。 因此在需要使用SR触发器和T触发器的场合完全可以用JK触发器来取代。 例如，在需要SR触发器时，只要将JK触发器的J、K端当作S、R端使用，就可以实现SR触发器的功能。 目前生产的触发器定型产品中只有JK触发器和D触发器两大类。 JK触发器实现SR触发器 JK触发器实现T触发器 * 5.1 概述 触发器：能够存储1位二值信号的基本单元电路。 触发器必须具备的两个基本特点： 具有两个能自行保持的稳定状态， 用来表示逻辑状态的 0 和 1 ， 或二进制数的 0 和 1 。 2. 根据不同的输入信号可以置成 1 或 0 状态。 触发器的分类： 1. 按触发方式（电平触发，脉冲触发，边沿触发） 2. 按逻辑功能（RS, JK, D, T） 5.2 SR锁存器 一、电路结构与工作原理 定义：触发器的1状态： 触发器的0状态： 置位端或置1端，低电平有效 复位端或置0端，低电平有效 图形符号 电路结构111100000 1 1 1 0 0 1*1* * 的0状态同时消失以后状态不定 用与非门组成的基本RS触发器的特性表(功能表) 特性方程: 保持 置1 置0 不定 在正常工作时应遵守: SDRD=0的约束条件， 约束条件 Q*为触发器的新状态(也叫做次态)，Q为触发器原来的状态(也叫做初态) 二、动作特点：在任何时刻，输入都能直接改变输出的状态。 [例]已知基本RS触发器输入信号的波形，画出输出信号波形。111100000 1 1 1 0 0 1*1* t1 t2 t3 t4 t5 t6 t7 t8 Q O O O O t t t t 电压波形图 RD SD R S Q Q 图形符号 电路结构 SR锁存器也可以用或非门组成，如下图所示。 在正常工作时输入信号应遵守: SDRD=0的约束条件， 亦即不允许输入SD=RD=1的信号。 1 1 0 0 0① 1 1 1 0① 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 5.3 电平触发的触发器 一、电路结构与工作原理 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 1 1 0 1 1* 1 1 1 1* 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 CLK = 0时，触发器保持原状态不变。 CLK = 1时，与SR锁存器工作原理相同。 CLK=1时， S、R同时由1变为0，状态不确定 S=1、R=1时， CLK回到低电平后状态不定 电平触发SR触发器的特性表 在某些应用场合，有时需要在有效电平到达之前预先将触发器置成指定的状态， 为此，在实用的电路上往往还设置有异步置1输入端和异步置0输入端。 异步置位端 异步复位端 应当在CLK=0的状态下进行置位或复位 二、动作特点 只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。 在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。 如果CLK=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的抗干扰能力。 [例] 已知电平触发SR触发器的输入波形如图所示，画出 Q和Q′端的电压波形。假定触发器的初始状态为Q=0。 D型锁存器 0 1 0 0 1 1 0 1 0 1 0 1 × × 0 0 1 1 0 0 1 1 1 1 D型锁存器的特性表 控制端 数据输入端 当CLK = 1时输出端状态随输入端的状态而改变。 当CLK = 0时输出状态保持不变。 在CMOS电路中，经常利用CMOS传输门组成电平触发D触发器。 利用CMOS传输门组成的电平触发D触