第二讲认识单片机：51单片机硬件0102要点分析.ppt

五、时钟、时序与工作方式 3.工作方式 2）复位方式 SFR Value SFR Value PC 0000H TCON 00H ACC 00H TL0 00H PSW 00H TH0 00H SP 07H TL1 00H DPTR 0000H TH1 00H P0~P3 0FFH SCON 00H IP xx000000B SBUF 不定 IE 0x000000B PCON 0xxx0000B TMOD 00H 五、时钟、时序与工作方式 3.工作方式 3）掉电保护方式 复位电路 片内RAM Vss Vcc RST/VPD 电源监测 转存数据 接通备用电源 五、时钟、时序与工作方式 3.工作方式 4）低功耗方式 位序 B7 B6 B5 B4 B3 B2 B1 B0 位符号 SMOD / / / GF1 GF0 PD IDL PCON 在待机方式下，中断功能应继续保留，以便采用中断的方式退出待机方式。为此，应引入一个外部中断请求信号，单片机响应中断后，IDL被硬件自动清零，从而进入正常工作模式。在中断程序中，只需一条RETI指令即可。 注意：不同的单片机可能会略有不同，设计时必须参阅相应的芯片数据手册。 结束 JTAG是一个通信标准，用于计算机和单片机进行实时快速通讯。 ISP是一种通用的程序下载方式，AVR单片机都有ISP下载接口。可以通过ISP下载线或者STK500把程序下载到单片机中。ISP下载线成本低廉，制作简单，一个并口ISP下载线只需几十元即可得到。开发工具成本低也是AVR单片机的优势之一。 ISP（in system program）的范围感觉比较大，可以通过CAN接口，IIC接口，SPI接口，JTAG接口等实现在系统编程。JTAG实现了ISP的功能，同时JTAG拥有在系统仿真的更好的性能！ * 冯·诺依曼结构又称作普林斯顿体系结构(Princeton architecture)。 在一台基于最常见的冯诺依曼体系结构(又称Harvard Architecture)的 单核心、超线程的Atom性能仍然要好于双核心的Cortex-A9。不过来到Cortex-A15时代，Intel可能就会遇到一些麻烦了。A15拥有更现代化的设计，乱序执行指令宽度也要远大于A9。所以如果双核 心的Cortex-A15将atom的性能踩在脚下不算稀奇。而高通的Snapdragon S4核心Krait比起A9更接近于A15，并且上市日期比典型的A15更近。所以atom可能会比想像中更快失去对ARM的性能优势。 * * 三、MCS-51单片机的结构与引脚 2.MCS-51单片机的信号引脚 锁存器 VCC 读锁存器 地址/数据 控制 D 读引脚 写入 内部总线 Q Q MUX T2 T1 CP P0.x P0口线电路逻辑：字节地址80H，位地址：80H~87H 组成：1个数据输出锁存；2个三态缓冲器；1个多路转换开关；驱动电路； 当CP = 1 时,输出端的状态随输入端的状态而改变。Q n+1 = D ,　存入新的数据；当CP = 0 时,无论 D 如何变化，输出端的状态保持不变。Q n+1 = Q n，存入的数据不变。 锁存器？？ 三、MCS-51单片机的结构与引脚 2.MCS-51单片机的信号引脚 锁存器 VCC 读锁存器 地址/数据 控制 D 读引脚 写入 内部总线 Q Q MUX T2 T1 CP P0.x P0口线电路逻辑：字节地址80H，位地址：80H~87H 组成：1个数据输出锁存；2个三态缓冲器；1个多路转换开关；驱动电路； 三、MCS-51单片机的结构与引脚 2.MCS-51单片机的信号引脚 P0口作为通用IO口时：不是“真正的双向口”，“准双向口” 写:无需外接锁存器，但必需外接上拉电阻 读:分读引脚和读端口两种情况，读引脚之前先写“1” 锁存器 VCC 读锁存器 地址/数据 控制 D 读引脚 写入 内部总线 Q Q MUX T2 T1 CP P0.x 三、MCS-51单片机的结构与引脚 2.MCS-51单片机的信号引脚 锁存器 VCC 读锁存器 地址/数据 控制 D 读引脚 写入 内部总线 Q Q MUX T2 T1 CP P0.x P0口线绝大部分情况作为单片机系统的地址/数据复用线 T1，T2构成三态门，实现数据隔离，为“真正的双向口” 三、MCS-51单片机的结构与引脚 2.MCS-51单片机的信号引脚 P1口线电路逻辑：字节地址90H，位地址：90H~97H 只能作为通用I/O用，无MUX，有上拉电阻，输出不是三态，为准双向口 锁存器 VCC 读锁存器 D 读引脚 写入 内部总线 Q Q T CP P1.x 三、MCS-51单片机的结构与引脚 2.MCS-51单片机的信号引脚 P2