第2、3章AlteraQuartusII软件开发要点分析.ppt

输入激励信号波形编辑完毕后的结果 形成完整的测试向量（本实例为半加器的输入激励波形）： 执行模拟（本例为功能模拟） 使用命令Processing︱Simulator Tool ，出现模拟器窗口： (4) 点击 Start 启动模拟器 (5) 点击 OPEN 观察 测试向量波形 （6） 点击 Report 观察模拟结果波形 (3) 指定测试向量文件 (2) 产生功能模拟网表 (1)选择 Functional 执行模拟（本例为时序模拟） (1）选择 Timming (2）指定测试向量文件 (3)点击 Start （ 4 ）模拟完毕之后，点击 Report 观察模拟结果 模拟结果示例（时序模拟） 本实例为半加器时序模拟结果： 可编程器件的物理实现 （1） 确定电路的输入/输出端口和引脚的对应关系； （2）将设计结果下载到可编程器件中，使之变成所希望 的集成电路，这个过程称为编程（ Programming ）。 引脚分配实例 实例为前面介绍过的半加器，并且 编译之前指定目标器件； 编译之前未指定引脚分配； 编译时由编译器自动指定引脚分配，其结果记录在文件half_adder.qsf中； 为了观察编译器自动指定引脚分配情况： 使用命令Assignments︱Pins 打开引脚规划器 引脚分配实例 引脚分配实例（观察引脚分配结果） 观察引脚分配结果的方法：鼠标移至已被分配的引脚（涂有深色） 将显示对应端口名称。 观察结果： x被分配到引脚24； y被分配到引脚21； half_sum被分配到引脚4；????? half_cout被分配到引脚5。 鼠标 手工指定引脚分配 部分改变上述引脚分配的实例： 输入端口 x 分配给引脚8； 输入端口 y 分配给引脚9 其余引脚留给QuartusⅡ自动分配。 在Pin Planner的引脚列表中操作： 观察手工指定引脚分配的结果 使用命令 View | Show Fitter Placement（或者需要2次使用此命令） 使手工指定引脚分配有效 重新编译才能使手工指定引脚分配有效； 观察重新编译后的引脚分配 引脚24变白色； 引脚21变白色； 引脚8变红色； 引脚9变红色； 取消此前对引脚的指定 使用命令 Assignments | Remove Assignments 在弹出的窗口中操作： Pin, Location Routing Assignments 对目标器件编程 仍然沿用前文所用加法器的例子； 实际上，编译完成之后就已经产生了编程文件（后缀为.pof）； 编程之前再检查一遍，确保： 已经选定了合适的目标器件； 经过模拟验证，电路的功能和时序关系和预期相符； 输入/输出端口的引脚分配符合要求 。 可编程器件通过专用电缆和计算机相连 印制电路板 下载电缆 Byteblaster 的另 一端连接到计算机的并口 可编程逻 辑器件 USB 接口 对目标器件编程的步骤 使用命令Tools︱Programmer打开编程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中点击Hardware Setup按钮 点击 Hardware Setup 按钮 编程文件 目标器件 对目标器件编程的步骤（续） 在出现的硬件设置对话框中操作： (1) 选择下载电缆 ByteBlaster[LPT1] （ 2 ）点击 Close 用户定制主界面 选择命令Tools?Customize 在对话框中操作： Quartus II设计流程 编写VHDL程序（使用Text Editor） 编译VHDL程序（使用Compiler） 仿真验证VHDL程序（使用Waveform Editor,Simulator） 进行芯片的时序分析（使用Timing Analyzer） 安排芯片管脚位置（使用Floorplan Editor） 下载程序至芯片（使用Programmer） 开始一个新项目 Project: 项目，工程，设计 Quartus2只对项目进行编译，模拟，编程….. 而不对单独的文件，除非把该文件设置为项目 任何一项设计都是一个项目（Project）,都必须为此项目建立一个放置与此项目相关文件的文件夹，如果各个设计都不加整理地放在默认的目录下，势必造成文件管理