第四章 组合逻辑电路技术方案.ppt

试画出用3线－8线译码器74LS138和门电路产生如下多输出逻辑函数的逻辑图。 某药房常用药材有四种，编号分别为 A,B,C,D，在配方时必须遵守以下规则： （1）C 和D不能同时使用；（2）用 A 时必须使用第 D 号。 试设计逻辑电路，能在违反上述任何一项规定时给出高电平指示信号。写出逻辑表达式并用与非门，数据选择器和译码器分别实现之，画出逻辑电路图。 用A,B,C,D四个输入变量分别代表四种药材，并规定使用该药材为状态1，不使用为0。取指示信号为输出变量，以Z表示，并规定正常情况下为0, 违反配方规则时Z为1。根据题意列出逻辑真值表如图： 由真值表写出逻辑函数式为 画出该函数的卡诺图如下: 合并最小项后得到 i)用与非门实现该逻辑函数， ， 所设计的逻辑电路如下图： Z A D C 用数据选择器实现该逻辑函数, Z的逻辑式可化为 用4选1数据选择器74HC153实现该逻辑函数如下图： 用译码器实现该逻辑函数，Z的逻辑式可化为 用3线-8线译码器74HC138实现该逻辑函数如下图： 确定数据选择器 确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。 3个变量，选用4选1数据选择器。 A1=A、A0=B 逻辑函数 1 选用74HC153 2 74HC153有两个地址变量。 求Di 3 （1）公式法 函数的标准与或表达式： 4选1数据选择器输出信号的表达式： 比较L和Y，得： 3 画连线图 4 4 解： 例4.3.6 ③对照74HC151输出表达式，求Di ①写出最小项表达式 ②选用8选1数据选择器74HC151，当S′=0时， 令A2=A、A1=B 、A0=C,代入上式得： 比较L和Y，得： ④画连线图 另解: ①写出最小项表达式 ②选用双4选1数据选择器74HC153其中的一半，当S1′=0时，令A1=A、A0=B,代入上式得： ③对照74HC153输出表达式，求Di 可得： D10＝C′ D11＝C D12=C D13=C ④画连线图 例如： 数据分配器和数据选择器一起构成数据分时传送系统 §4.3.4 加法器 举例：A=1101, B=1001, 计算A+B 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 （1）半加器： 半加运算不考虑从低位来的进位 A---加数;B---被加数;S---本位和;Co---进位。 真值表 1位加法器 逻辑图 逻辑符号 2个输入端 2个输出端 （2）全加器： A---加数；B---被加数；Ci---低位的进位；S---本位和；Co---进位。 逻辑状态表见下页 相加过程中，既考虑加数、被加数又考虑低位的进位。 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 74LS183 74HC183 （1）串行进位加法器 如图：用全加器实现4位二进制数相加。 低位全加器进位输出 高位全加器进位输 入 注意：CI0=0 优点：简单 缺点：慢 和 进位 多位加法器 2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。 74LS283 例4.3.7 解： BCD码+0011=余3码 设输入8421码用变量DCBA表示，输出余三码用变量Y3Y2Y1Y0表示。则有 Y3Y2Y1Y0＝ DCBA+0011 §4.3.5 数值比较器 定义：对两数A、B（可以是一位，也可是多 位）进行大小比较的逻辑电路。比较 的结果有AB、AB、A=B三种结果。 一、1位数值比较器 设A＞B时Y1＝1；A＜B时Y2＝1；A＝B时Y3＝1。 得1位数值比较器的真值表。 逻辑表达式 逻辑图 二、4位数值比较器 比 较 输 入 级 联 输 入 输 出 A3 B3 A2 B2 A1 B1 A