Ch.7数字集成电路及其应用教案解析.ppt

chapter 0 第七章 数字集成电路及其应用 §7.1 数字电路基础 7.1.1 概述 7.1.2 基本逻辑运算和逻辑门 7.1.3 逻辑代数基本运算规则和基本定律 7.1.4 逻辑函数的代数法化简及其变换 7.1.1 概述 7.1.2 基本逻辑运算和逻辑门 一、与逻辑运算和与门 二、或逻辑运算和或门 三、非逻辑运算和非门 四、复合逻辑运算和复合门 7.1.3逻辑代数基本运算规则和基本定律 7.1.4逻辑函数的代数法化简与变换 §7.2 集成逻辑门 三 态 门 使用集成门注意事项 § 7.3 组合逻辑电路 7.3.1 组合逻辑电路的分析 7.3.2 组合逻辑电路的设计 7.3.3 常用中规模组合逻辑电路及其应用 §7.4 集成触发器 7.5.2 计数器 二、用中规模集成计数器构成任意进制计数电路 1 1 0 0 (4) SD=0，RD = 0 Q Q . G1 . G2 SD RD 禁止加该信号 低电平有效 逻辑符号 Q Q SD RD 基本 R－S 触发器状态表 SD RD Qn+1 1 0 0 置0 0 1 1 置1 1 1 Qn 保持 0 0 不确定（应禁止） 功能 现在状态（现态）Qn:电路在某个考查瞬间时所处的状态。 下一状态（次态）Qn+1 :电路在考查瞬间时的输入组合作用下，将要达到的那个新的状态，即下一个考查瞬间时所处的状态。 二 、钟控RS触发器 基本R-S触发器 控制电路 时钟脉冲 . G1 G2 . SD RD Q Q G4 S R G3 C SD，RD 用于预置触发器的初始状态。 工作过程中应处于高电平，对电路工作状态无影响。 SD RD Q 1 0 0 0 1 1 1 1 当C=0时 0 1 1 R，S 输入状态 不起作用。 基本R-S触发器状态不变 . G1 G2 . SD RD Q Q G4 S R G3 C 被封锁 被封锁 当 C = 1 时 1 打开 触发器状态由R，S 输入状态决定。 1 1 打开 触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。 . G1 G2 . SD RD Q Q G4 S R G3 C 当 C = 1 时 1 打开 (1) S=0, R=0 0 0 1 1 触发器保持原态 触发器状态由R，S 输入状态决定。 1 1 打开 . G1 G2 . SD RD Q Q G4 S R G3 C 1 1 0 1 0 1 0 (2) S = 0, R= 1 触发器置“0” 1 1 . G1 G2 . SD RD Q Q G4 S R G3 C 1 0 1 0 1 0 1 (3) S =1, R= 0 1 1 . G1 G2 . SD RD Q Q G4 S R G3 C 触发器置“1” 1 1 1 0 0 1 1 (4) S =1, R= 1 . G1 G2 . SD RD Q Q G4 S R G3 C 禁止加该信号 禁止 1 1 1 1 0 0 0 1 Qn 0 0 Qn+1 S R 逻辑状态表 Qn—时钟到来前触发器的状态 Qn+1—时钟到来后触发器的状态 C高电平时触发器状态由R、S确定 保证三个触发器同时动作 C 例：画出钟控 R－S 触发器的输出波形 RD S R Q 禁止 1 1 1 1 0 0 0 1 Qn 0 0 Qn+1 S R 逻辑状态表 空翻现象：在一个时钟脉冲期间触发器翻转一次以上。 SD 1 触发方式：是指触发器在时钟脉冲的什么阶段才有可能接受输入信号，来改变状态。 主要有两种触发方式： 电位触发方式 边沿触发方式 在约定钟控信号电平（CP=1或CP=0）期间，触发器接受输入信号，并根据输入信号来改变状态。而在非约定钟控信号期间，不论信号如何变化，都不影响输出。 触发器仅在CP某一约定跳变到来时，才接受信号 在CP=0和CP=1时，输入信号的变化不会引起触发器输出状态的变化。 CP 三、JK触发器 状态表 逻辑符号 边沿触发 (保持功能) (置“0”功能) (置“1”功能) (计数功能) SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 J－K触发器工作波形图举例 0 CP J K Q 置1 置0 翻转 翻转 设触发器的初始状态Q=0 下降沿触发 CP D (J) K Q 设触发器的初始状态Q=0 上升