超大规模集成电路第一章技术方案.pptVIP

超大规模集成电路基础Fundamental of VLSI 齐洪钢 hgqi@jdl.ac.cn 中国科学院研究生院 信息科学与工程学院 课程 上课时间：每周一，三 第一、二节课 学时：40， 学分：2 上课地点： S306 答疑时间（Office Hour）：周三上午第三、四节，地点：N115（教师休息室） 教材： 数字集成电路—电路、系统与设计，Jan M. Rabaey著,周润德等译，电子工业出版社，2004年。 参考教材： 超大规模集成电路与系统导论，John P. Uyemura著，周润德 译，电子工业出版社，2004年。 纳米CMOS集成电路—从基本原理到专用芯片实现，Harry Veendrick著，周润德 译，电子工业出版社，2011年。 不仅限于以上教材 成绩 平时成绩：50% 文献阅读 作业 要求：认真思考，独立完成，按时提交，迟交扣分。 期末成绩：50% （课堂开卷考试） 课堂讲述的重点内容 开课目的 集成电路设计是未来科技发展的重要研究方向。 集成电路设计有非常广阔的行业发展前景。 Intel AMD Xilinx Altera TI ST MTK 龙芯 中星微… 课程目标 广泛了解集成电路的基础知识，但对深度不做要求。 学习集成电路的原理和应用。 静态和动态门级电路 组合逻辑电路 时序电路 了解集成电路国内外发展情况，发展方向。 培养科研型和工程型人才。 课程基础 数学 微积分 概率统计 数学建模 数字电路 数字逻辑电路 电路基础 课程内容 第一章：介绍 第二章：制造工艺 第三章：器件 第四章：导线 第五章：CMOS反相器 第六章：组合逻辑电路 第七章：时序逻辑电路 第八章：互连问题 第九章：时序问题 第十章：运算单元设计 超大规模集成电路基础Fundamental of VLSI 第一章 介绍 集成电路 集成电路 将晶体管和电阻电容等器件组合在一起完成特定功能的电路 目标：高集成度，低成本，低功耗 在集成电路上“塞进”更多的元件 集成电路的规模 集成电路 摩尔法则 集成电路应用 应用范围 计算机 网络 移动通信 系统控制 消费电子 数字电路设计层次抽象 数字电路设计划分 Architecture ：描述系统功能 Microarchitecture：描述Architecture如何划分成寄存器和功能单元 Logic: 描述如何构成功能单元 Circuit：描述晶体管如何构成 Logic Physical：描述芯片的版图设计 设计尺度 如何评估集成电路的性能 成本 可靠性 速度 功耗 固定成本 NRE（non-recurrent engineering）cost 与产品销售量无关 设计开发时间和人力 一次性投入：设备、基础设施、市场、销售 可变成本 直接用于制造产品的费用，与产量成比例 部件生产成本 组装费 测试费 成本计算 每个集成电路成本=每个集成电路的可变成本+固定成本/产量 可变成本=（芯片成本+芯片测试成本+封装成本）/最终测试的成品率 芯片成本=晶圆成本/（每个晶圆包含芯片数x芯片成品率） 芯片成品率 芯片成品率=（1+单位面积缺陷数x芯片面积/α）-α (α 约等于 3) 芯片成本=f（芯片面积）4 功能性和稳定性 电路噪声 逻辑点上不希望发生的电压和电流变化 功能性和稳定性 数字信号表示 数字信号 信号离散化表示 二进制数字信号 电平与数字信号转换 功能性和稳定性 电压传输特性VTC 表示反相器的输入输出电压关系 功能性和稳定性 VTC增益 表示输入输出电压在局部的关系 =dVout/dVin 功能性和稳定性 噪声容限 功能性和稳定性 再生性 功能性和稳定性 再生性 功能性和稳定性 抗噪声能力 系统在噪声存在的情况下正确处理和传递信息的能力。 噪声源类型 与信号摆幅Vsw成比例的噪声gVsw（节点内部噪声源） 固定噪声源fVNf 功能性和稳定性 扇入和扇出 扇出 连接到驱动门输出端的负载门的数目 扇出影响门的逻辑输出电平 扇入 逻辑门的输入数目 扇入较大的门比较复杂，会使静态和动态特性变差 功能性和稳定性 理想数字门 过渡区增益无穷大 门的阈值位于逻辑摆幅的中点 高低电平噪声容限等于电压摆幅的一半 输入阻抗无穷大 输出阻抗为零 性能 数字电路的计算能力由其性能决定 性能由时钟周期时间或时钟频率表示 周期(cycle)越短，单位时间内的周期数越多，即时钟频率越高 T=1/f 时钟周期由多种因素决定 信号通过逻辑电路的传播时间 数据出入寄存器所需要的时间 时钟延迟 传播延时 门的传播延时tp定义了它对输入端信号变化的响应速度 传播延时