01_Quartus软件使用教程讲解.pptVIP

FPGA+HDL实验 Quartus II 9.1软件使用 DE0的使用 一、实验目的 掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程； 熟悉一种EDA软件使用； 掌握Verilog设计方法； 掌握分模块分层次的设计方法； 四、层次化的设计输入方法 层次结构图 3.4 电路仿真 仿真模式设置对话框。 3.4 电路仿真 20.点击菜单项Processing-Generate Functional Simulation Netlist，产生功能仿真网表。 3.4 电路仿真 21.点击菜单项Processing-Start Simulation 启动功能仿真。 完成后结果显示如下。 3.5 器件的编程下载 22.为DE0运行3-8译码器配置引脚。点击菜单项 Assignments-Pins。 3.5 器件的编程下载 23. Pins 菜单项执行之后，会出现一个引脚配置窗口。只用该窗口 的下部的列表进行具体信号的引脚指定。 3.5 器件的编程下载 为了将逻辑分配到 FPGA 外围引脚上，必须根据所用的 FPGA 型号配置输出引脚。根据所提供的DE0 用户指导手册，将3-8 译码器的输入与输出分别配置到 DE0 开发板的3个选择开关（SW2，SW1，SW0）以及 8 个 LED（LEDR7-LEDR0）上。 3.5 器件的编程下载 24.全编译文件。完成分配引脚后，点击菜单项 Processing-start compilation，生成 sof 目标文件。 3.5 器件的编程下载 25.将设计下载在FPGA 中。点击菜单项Tools-Programmer。打开程序下载环境。 3.5 器件的编程下载 26.之后的输出画面如下图所示。 点击Hardware Setup 按钮，选择USB。点击 Close 确认设置。 3.5 器件的编程下载 27.下载程序。在Programmer界面 中 ，将 Q_DEC0DE_38.sof 文件列表中Program/Configure 属性勾上。 最终调试，在 DE0 实验板上，扳动 SW2，SW1 和 SW0 开关，可以看到译码之后的 LEDR7-LEDR0 红色 LED 发光输出。例如：扳动 SW1 和SW0时仅有 LEDR3 亮。 再点击Start 按钮，开始下载程序。完成后，下载 程序显示为 100%。 ⑴高层次设计是一种“自顶向下”的全新设计方法，这 种设计方法首先从系统设计入手，在顶层进行功能方框 图的划分和结构设计。 ⑵由于设计的主要仿真和调试过程是在高层次上完成的，这 既有利于早期发现结构设计上的错误，避免设计工作的浪 费，又减少了逻辑功能仿真的工作量，提高了设计的一次 成功率。 封面：实验名称，系，班，姓名，学号，指导教师 实验名称 设计内容及要求 系统框图与说明 输入输出设计（按键，数码管，发光管等说明） 各工作模式仿真波形 实测（现场验收） 实验总结 心得体会及待改进的问题 功能扩展 五、实验报告要求（供参考） 实验内容: （1）4位比较器的设计p235 （2）4-2线优先编码器设计p285 * 返回 * 二、实验内容 （1）4-2线优先编码器设计 p238 （2）4位比较器的设计 p235（自选） 2. 设计输入 3. 电路编译 4. 电路仿真 5. 器件的编程下载 三、设计举例——3-8译码器 1. 建立 Quartus 工程 基本步骤： 3.1 建立 Quartus 工程 1.打开 Quartus II 工作环境。 三、设计举例——3-8译码器 3.1 建立 Quartus 工程 2.点击菜单项 File-New Project Wizard 帮助新建工程。 打开 Wizard 之后，点击 Next 3.1 建立 Quartus 工程 3.输入工程工作路径、工程文件名以及顶层实体名。 3.1 建立 Quartus 工程 4.添加设计文件。 3.1 建立 Quartus 工程 5.选择设计所用器件。 3.1 建立 Quartus 工程 6.设置EDA工具。 3.1 建立 Quartus 工程 7.查看新建工程总结。 3.1 建立 Quartus 工程 在完成新建后，Quartus II 界面中 Project Navigator 的 Hierarchy 标签栏中会出现用户正在设计的工程名以及所选用的器件型号。 3.1 建立 Quartus 工程 8. 指定编译结 果输出路径。点击菜单项Assignments Device，选中 Compilation Process Settings 选项卡， 勾上右边 的 Save Project output files 。 3.2 使用 Veril