第五章锁存器和触发器lhc讲解.pptVIP

3.状态转换图 翻 转 1 0 0 1 1 1 1 1 置 1 1 1 0 1 0 0 1 1 置 0 0 0 0 1 1 1 0 0 状态不变 0 1 0 1 0 0 0 0 说 明 Qn+1 Qn K J 1.特性表 2.特性方程 5.4.2 JK 触发器 JK=00 Qn+1=Qn JK=01 Qn+1=0 JK=10 Qn+1=1 JK=11 Qn+1=Qn 例：设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。 解： Q的波形如下图所示 5.4.3 T触发器 2. 特性方程 4. 状态转换图 3. 特性表 0 1 1 1 0 1 1 1 0 0 0 0 T 1. 逻辑符号 T=0 Qn+1=Qn T=1 Qn+1=Qn 5. T′触发器 逻辑符号 特性方程 时钟脉冲每作用一次，触发器翻转一次。 5.4.4 SR 触发器 1. 特性表 2. 特性方程 3. 状态图 不确定 1 1 1 1 0 1 1 0 1 0 1 1 0 0 1 不确定 1 1 0 1 0 1 0 0 1 0 0 0 0 0 0 Qn+1 R S Qn SR=0（约束条件） 5.3.4 D触发器功能的转换 D 触发器构成 J K 触发器 组合 电路 D K J Qn+1 = D 2. D 触发器构成 T 触发器 Qn+1 = D 组合 电路 D T 3. D 触发器构成 T 触发器 Qn+1 = D CP Q 二分频 得： 其它触发器功能的转换（略） 任意两种触发器之间都能 进行功能的转换吗？ 思考题： 讨论： 如果D触发器的输入信号刚好在CP脉冲的上升沿发生改变是否允许？ 5.4.1 ；5.4.3 5.4.5 ；5.4.9 作业： 小 结 ?锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 ?锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。 ?触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。 ?触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。 5种不同功能的触发器 逻辑符号： SR触发器的特性方程 D 触发器的特性方程 JK触发器的特性方程 T触发器的特性方程 T′触发器的特性方程 （约束条件） 乘与CP 特性方程： 第五章 结束！ 5.2.3 ； 5.2.5 5.3.2 ； 5.3.4 5.4.1 ； 5.4.3 5.4.5 ； 5.4.9 作业： （1）锁存器（触发器）的状态 ？ （2）SR锁存器的约束条件 ？ （3）D锁存器的功能表 ？ （4） JK触发器的功能表？ （5）各种触发器的特性表、特性方程 和状态转换图。 复习（提问）： 74HC/HCT373的功能表 高阻 × × × H 高阻 × × × H 锁存和禁止输出 H H H* L L L L L* L L 锁存和读锁存器 H H H H L L L L H L 使能和读锁存器（传送模式） Qn Dn LE 输 出 内部锁存器 状 态 输 入 工作模式 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 讨论 ： 锁存器有何缺点？ 为什么要发明触发器？ 5.2.3 5.2.5 作业： 5.3 触发器的电路结构和工作原理 5.3.1 主从触发器 5.3.2 维持阻塞触发器 *5.3.3 利用传输延迟的触发器 5.3.4 触发器的动态特性 锁存器与触发器： 锁存器在E的高(低)电平期间对信号敏感 (电平触发) 触发器在CP的上升沿(下降沿)对信号敏感 (边沿触发) 锁存器与触发器： 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器——对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器——对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 5.3 触发器的电路结构和工作原理 主锁存器与从锁存器结构相同： 1. 电路结构 5.3.1 主从触发器 TG1和TG4工作状态相同； TG2和TG3工作状态相同。 时钟控制信号 2. 由传输门组成的CMOS边沿D触发器