微机原理15_总线技术资料.ppt

第十五章 总线技术 15.1 总线的概念和分类 15.2 ISA总线 15.3 PCI总线 15.4 I2C总线 15.5 1-wire 单总线 15.6 SPI总线 15.7 USB接口 15.1 总线的概念和分类 总线：一组传送同类信号导线的集合。 系统与系统之间或系统内部各部件之间进行信息传输所必需的全部信号线的总和。 例：内部总线 例：系统总线 例：系统结构中的总线 例：总线实体 15.1.2 总线的分类 按数据传输方式分类 并行接口芯片 将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信。 按所处位置分类 微 机 总 线 结 构 15.1.3 并行总线 二、并行总线的时序 2、异步并行总线时序 ISA总线信号 ISA总线信号 15.2.2 ISA信号说明 1）数据线D0-D15：双向三态 2）低位地址线A0-A19：输出，可寻址1MB 3）高位低线LA17-LA23：输出，寻址范围16MB，A19～A17不复用，提高数据传输率 4）地址锁存允许信号ALE：输出，高电平有效 5）中断请求信号IRQ2-IRQ7、IRQ10-IRQ14：输入，上升沿有效 ISA信号说明 15.2.3 ISA总线的电源规格 ISA总线机械尺寸 15.2.4 ISA总线的典型操作时序 8位IO读/写周期时序 16位存储器读/写周期时序 16位IO读/写周期时序 DMA启动存储器读I/O写周期时序 DMA启动I/O读存储器写周期时序 中断响应周期时序 15.3 PCI总线 PCI总线（Peripheral Component Interconnect Special Interest Group），缩略语为PCISIG。即外围部件互连总线,是一种先进的高性能32/64位地址数据复用局部总线 。 支持33MHz和66MHz时钟频率的同步总线操作，传输速率： 132MB/S（数据宽度32位， 33MHz时钟） 528MB/S（数据宽度64位， 66MHz时钟） 数据总线32位，可扩充到64位。 15.3.1 PCI总线的特点 预留扩展空间，具有自动配置功能： PCI卡内有设备信息寄存器组为系统提供卡的信息，从而可以动态、智能化的全自动配置、分配资源，实现即插即用（PNP）功能。 线性突发（burst)传输：支持突发数据传输周期，确保总线满载数据。成组连续数据传输时，第一个数据用2个时钟周期，第一时钟给出地址，第二时钟传送数据，以后一个时钟传送一个数据，不必每次都给出地址。 中央集中式总线仲裁 不受制于处理器：可同时支持多组外围设备 。 PCI设备可以完全作为主控设备控制总线，允许任何PCI主设备和从设备之间实现点到点的对等存取。 采用总线主控和同步操作：总线操作与处理器-存储器子系统操作并行。 PCI总线规范独立于微处理器，通用性好，具有广泛兼容性： 与ISA、EISA及MCA总线完全兼容，适用于便携式计算机、服务器等各种机型。 基于PCI总线的微机系统典型结构 PCI总线连接器 PCI总线规范定义了5V和3.3V两种工作电源电压。 高密度接插件，分基本插座（32位）及扩充插座（64位），连接器有32位和64位两种。 5V的连接器用于3.3V时，需要旋转180度。 PCI接口卡的金手指根据需要可设计成5V通用、5V/32位、5V/64位以及3.3V通用、3.3V/32位、3.3V/64位等多种形式。 32位PCI总线连接器 32位PCI总线连接器引脚序号 5V/32位连接器引脚排列 15.3.2 PCI总线引脚信号 15.3.3 PCI总线原理 15.3.4 PCI总线传输 总线操作命令（续） 二、PCI总线协议 PCI的基本总线传输机制是突发传输，包括一个地址相位和一个或多个数据相位，支持存储器和I/O。 突发传输是指主桥电路（位于主处理器和PCI总线之间）可将针对存储器的多次访问在不影响正常操作的前提下合并为一次传输。 置位基地址寄存器的预取位，可将数据预取与写合并。并可区分哪些空间可合并，哪些不能合并。 遇到不可预取或任意范围的读操作时，停止合并。 I/O访问一般只有一个数据相位，因此不能突发访问。 三、PCI总线的传输控制 数据传输控制信号线 FRAME＃，主设备驱动，传输起始和结束 IRDY＃，主设备驱动，允许插入等待周期 TRDY＃，从设备驱动，允许插入等待周期 无论主/从设备，一旦启动数据传输，就必须完成 最后一次数据传输完成时，FRAME＃和IRDY＃信号均被撤消，接口信号回到空闲状态 FRAME＃无效、而IRDY＃有效时，总线忙；都无效时，总线空闲 一旦设置了IRDY＃信号，直到当前数据相位结束为止，主设备不能改变IRDY