chap1CPLDFPGA概述.pptVIP

9、PLD中的逻辑结构 1) PROM结构 PROM是可编程序只读存储器的简称，它具有一个固定的全解码与门逻辑阵列和一个可编程的或门逻辑阵列。 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM 用PROM实现组合逻辑电路功能 实现的函数为： 固定连接点 （与） 编程连接点 （或） 2) PLA结构 PLA(Programmable Logic Array)是可编程逻辑阵列的简称,它包含了可编程的与门和或门逻辑阵列,一般采用熔丝结构。它的内部结构在简单PLD中有最高的灵活性。 3) PAL结构 PAL(Programmable Array Logic)是可编程阵列逻辑的简称,它包含有一个可编程的与门逻辑阵列和一个固定的或门逻辑阵列。 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性。 AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn BnCn 用PAL实现全加器 逻辑宏单元 OLMC 输出使能选择 反馈信号选择 或门控制选择 输出选择 4) GAL结构 GAL(Generic Array Logic)是通用阵列逻辑的简称。 GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元(OLMC, Output Lo